-
公开(公告)号：CN119360915A
公开(公告)日：2025-01-24
申请号：CN202311196716.9
申请日：2023-09-15
Applicant: 台湾积体电路制造股份有限公司 , 台积电(南京)有限公司
IPC: G11C11/401 , G11C11/408 , G11C11/4074
Abstract: 本公开涉及具有跟踪字线的存储器器件、其操作方法及其制造方法。一种存储器器件包括：存储器单元的第一阵列；跟踪单元的第二阵列，所述第二阵列被配置为模拟所述第一阵列；第一字线，耦合到所述第一阵列的对应一行中的对应的存储器单元并且耦合到所述跟踪单元；第二字线，被配置为模拟所述第一字线；第一调整电路，耦合到所述第一字线；第二调整电路，耦合到所述第二字线；以及调整定时电路，耦合到所述第二调整电路。
-
公开(公告)号：CN119990001A
公开(公告)日：2025-05-13
申请号：CN202410022012.8
申请日：2024-01-05
Applicant: 台积电(南京)有限公司 , 台湾积体电路制造股份有限公司
IPC: G06F30/33
Abstract: 本公开涉及用于功率管理的电路和方法。一种电路，包括：存储器电路、和具有第一电路的功率管理电路。第一电路被配置配置为：响应于第一功率管理控制信号的第一状态和第二功率管理控制信号的第一状态，根据第一功率模式控制信号控制将第一供应电压供应到所述存储器电路。第一电路还被配置为：响应于第一功率管理控制信号的第二状态，存储第一功率模式控制信号的状态，以及根据第一功率模式控制信号的所存储的状态来控制将第一供应电压供应到存储器电路。功率管理电路被配置为：响应于第二功率管理控制信号的第二状态，禁用第一电路的一部分。
-
公开(公告)号：CN118486348A
公开(公告)日：2024-08-13
申请号：CN202410002231.X
申请日：2024-01-02
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413 , G11C7/12 , G11C7/10 , G11C8/08
Abstract: 本发明的实施例提供了一种存储器电路，包括阵列，所述阵列包括多个存储器单元；驱动器，其可操作地连接到所述阵列并且被配置为提供控制对所述多个存储器单元中的一个或多个的存取的存取信号；以及可操作地连接到驱动器的时序控制器。时序控制器被配置为：接收控制信号；以及响应于所述控制信号从第一逻辑状态转换到第二逻辑状态，在包含第一阶段和第二阶段的单个时钟周期内调整所述存取信号的脉冲宽度，其中所述第一阶段包括读取存储在所述一个或多个存储器单元中的第一存储器单元中的第一数据位，并且所述第二阶段包括将第二数据位写入所述第一存储器单元中。本发明的实施例还提供了一种操作存储器电路的方法。
-
Patent Agency Ranking
公开(公告)号：CN107068193A
公开(公告)日：2017-08-18
申请号：CN201611019498.1
申请日：2016-11-18
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C29/32
CPC classification number: G11C7/10 , G11C7/1045 , G11C29/12 , G11C29/54 , G11C29/70 , G11C29/32 , G11C2029/3202
Abstract: 本发明提供一种集成电路。一种IC包含存储器核心逻辑单元、输出单元及输入单元。所述存储器逻辑单元耦合到多个位格、经配置以控制从所述多个位格的数据读取及到所述多个位格的数据写入。所述输入单元形成于所述集成电路上。所述输出单元形成于所述集成电路上。所述输入单元包含：第二多个多路复用器，其用于信号选择；至少一个锁定锁存器，其用于存储数据且经配置以增加所述数据的保持时间；及至少一个影子锁存器，其经配置以存储所述至少一个锁定锁存器中所存储的所述数据的副本。所述输出单元包含用于信号选择的第一多个多路复用器及用于存储数据的至少一个高相位通过锁存器。
-
公开(公告)号：CN118918928A
公开(公告)日：2024-11-08
申请号：CN202310782406.9
申请日：2023-06-29
Applicant: 台湾积体电路制造股份有限公司 , 台积电(南京)有限公司
Abstract: 本申请涉及存储器电路及其操作方法。存储器电路包括耦合到字线驱动器电路的控制电路。该控制电路被配置为至少响应于第一时钟信号而延迟字线信号的上升沿或下降沿。该控制电路包括：第一时钟电路，其被配置为响应于第一复位信号和时钟信号而生成第二时钟信号；以及可调节延迟电路，其被配置为响应于第二时钟信号和使能信号而调节第二时钟信号和第三时钟信号之间的延迟。第三时钟信号是第二时钟信号的经延迟的版本。第二时钟信号和第三时钟信号之间的延迟量基于具有第一摆幅的第一电源电压和具有第二摆幅的第二电源电压之间的电压差。
-
公开(公告)号：CN113129962B
公开(公告)日：2024-01-09
申请号：CN202010941257.2
申请日：2020-09-09
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/419 , G11C11/412
Abstract: 公开了一种在位线的近端和远端建立平衡负电压的电路和方法，位线具有连接到位线的多个存储器单元。MOS电容器和金属电容器并联连接。MOS电容器通过第一开关晶体管连接到位线的近端。金属电容器通过第一开关晶体管连接到位线的近端，并且通过第二开关晶体管连接到位线的远端。下降的负升压电压被施加到MOS电容器和金属电容器。当开关晶体管在写入操作期间导通时，MOS电容器和金属电容器都耦合到近端和远端处的电压，并驱动该电压近似等于升压电压，从而提供到位线的平衡电压。本发明的实施例还涉及写辅助电路、器件及其方法。
-
公开(公告)号：CN118982994A
公开(公告)日：2024-11-19
申请号：CN202410991162.X
申请日：2024-07-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种存储器器件包括存储器阵列，所述存储器阵列包括多个字线，所述多个字线分别可操作地耦合到多组存储器单元。存储器器件包括可操作地耦合到存储器阵列的控制器，并且包括自适应跟踪电路。自适应跟踪电路被配置为：接收通过第一跟踪线传导的第一信号；接收指示要断言的字线中的一个字线的地址信号；以及基于所述地址信号来调整通过第二跟踪线传导的第二信号的转变边沿的时序。本申请的实施例还提供了用于操作存储器器件的方法。
-
公开(公告)号：CN113129962A
公开(公告)日：2021-07-16
申请号：CN202010941257.2
申请日：2020-09-09
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/419 , G11C11/412
Abstract: 公开了一种在位线的近端和远端建立平衡负电压的电路和方法，位线具有连接到位线的多个存储器单元。MOS电容器和金属电容器并联连接。MOS电容器通过第一开关晶体管连接到位线的近端。金属电容器通过第一开关晶体管连接到位线的近端，并且通过第二开关晶体管连接到位线的远端。下降的负升压电压被施加到MOS电容器和金属电容器。当开关晶体管在写入操作期间导通时，MOS电容器和金属电容器都耦合到近端和远端处的电压，并驱动该电压近似等于升压电压，从而提供到位线的平衡电压。本发明的实施例还涉及写辅助电路、器件及其方法。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.033 seconds)
