公开(公告)号：CN115084028A

公开(公告)日：2022-09-20

申请号：CN202210523134.6

申请日：2022-05-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林士豪 ,  连崇德 ,  杨智铨 ,  许智育 ,  李明轩 ,  苏信文

IPC: H01L21/8238 ,  H01L27/092 ,  H01L27/11

Abstract: 一种半导体装置的制造方法，包括在装置类型区中提供从基板延伸的鳍片，且鳍片包括多个半导体通道层。在一些实施例中，上述方法包括在鳍片上形成栅极结构。之后，在一些范例中，上述方法包括移除多个半导体通道层的邻近栅极结构的源极/漏极区内的一部分以在源极/漏极区中形成沟槽。在一些情况中，上述方法更包括在形成沟槽之后，沿着沟槽的侧壁表面在源极/漏极区内沉积粘着层。在各种实施例中，且在沉积粘着层之后，上述方法更包括沿着沟槽的侧壁表面在粘着层上外延成长连续的第一源极/漏极层。

公开(公告)号：CN113206054A

公开(公告)日：2021-08-03

申请号：CN202110230908.1

申请日：2021-03-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏信文 ,  杨智铨 ,  耿文骏 ,  林士豪 ,  洪连嵘 ,  王屏薇

IPC: H01L23/48 ,  H01L29/10 ,  H01L29/423 ,  H01L27/088

Abstract: 本公开各种实施例直指一种具有装置部分及接脚部分的集成芯片(IC)。集成芯片包括半导体基板。半导体基板的第一鳍片被设置于装置部分中。半导体基板的第二鳍片被设置于接脚部分中，并在第一方向上与第一鳍片横向分隔。栅极结构被设置于装置部分中，并在第一方向上与第二鳍片横向分隔。栅极结构在与第一方向垂直的第二方向上，于半导体基板及第一鳍片上方横向延伸。接脚区域被设置于第二鳍片上。接脚区域自第二鳍片的第一侧壁连续延伸至第二鳍片的第二侧壁。第一侧壁与第二侧壁在第一方向上横向分隔。

公开(公告)号：CN112563201A

公开(公告)日：2021-03-26

申请号：CN202010984858.1

申请日：2020-09-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林士豪 ,  陈瑞麟 ,  苏信文 ,  林建隆 ,  陈柏宁 ,  陈稚轩

IPC: H01L21/8234 ,  H01L21/336

Abstract: 本公开提供了形成半导体装置的方法。根据本公开的一种方法包含：在工件上形成包括第一半导体材料的虚置栅极堆叠；利用第一制程沉积第一介电层于虚置栅极堆叠上；用不同于第一半导体材料的第二半导体材料布植工件；在布植后，退火虚置栅极堆叠；以及用金属栅极堆叠取代虚置栅极堆叠。

公开(公告)号：CN115132774A

公开(公告)日：2022-09-30

申请号：CN202210348129.6

申请日：2022-03-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏信文 ,  陈瑞麟 ,  林士豪 ,  庄明谚 ,  王晨晨 ,  洪连嵘 ,  王屏薇

IPC: H01L27/22 ,  H01L43/02 ,  H01L23/522

Abstract: 本公开提供一种半导体结构。根据本公开的一半导体结构包括源极特征与漏极特征、源极特征与漏极特征之间的主动区、主动区上方的栅极结构、设置于源极特征以及漏极特征还有栅极结构上方的前侧互连结构、设置于源极特征以及漏极特征还有栅极结构下方的后侧互连结构以及设置于后侧互连结构之中的储存元件。

公开(公告)号：CN113764424A

公开(公告)日：2021-12-07

申请号：CN202110147395.8

申请日：2021-02-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏信文 ,  黄家恩 ,  林士豪 ,  洪连嵘 ,  王屏薇

IPC: H01L27/112

Abstract: 一种记忆体元件包括基板，第一栅极结构及第二栅极结构，第一、第二、第三源极/漏极结构，栅极间隔件，第一通孔及第二通孔，以及半导体层。第一栅极结构及第二栅极结构在基板上方。第一、第二、第三源极/漏极结构在基板上方，其中第一及第二源极/漏极结构在第一栅极结构的相对侧上，第二及第三源极/漏极结构在第二栅极结构的相对侧上。栅极间隔件在第一及第二栅极结构的相对侧壁上。第一通孔及第二通孔分别在第一栅极结构及第二栅极结构上方，其中第一通孔与第一栅极结构接触。半导体层在第二通孔与第二栅极结构之间。

公开(公告)号：CN112582347A

公开(公告)日：2021-03-30

申请号：CN202011026436.X

申请日：2020-09-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林士豪 ,  徐梓翔 ,  连崇德 ,  杨思齐 ,  苏信文 ,  黄志翔

IPC: H01L21/8244 ,  H01L27/11

Abstract: 一种半导体装置的制造方法，包括个别在基板的第一和第二区域中形成第一和第二半导体鳍片；在第一和第二半导体鳍片上方个别形成第一和第二冗余栅极堆叠，并且在第一和第二冗余栅极堆叠上方形成间隔物层；沿着在第一区域中的间隔物层形成具有厚度的第一图案层；沿着第一图案层形成第一源极/漏极沟槽并在其中外延成长第一外延特征；移除第一图案层以暴露间隔物层；沿着在第二区域中的间隔物层形成具有不同厚度的第二图案层；沿着第二图案层形成第二源极/漏极沟槽并在其中外延成长第二外延特征；以及移除第二图案层以暴露间隔物层。

公开(公告)号：CN116322021A

公开(公告)日：2023-06-23

申请号：CN202310015638.1

申请日：2023-01-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨智铨 ,  耿文骏 ,  林士豪 ,  苏信文 ,  林祐宽 ,  王屏薇 ,  林京毅

IPC: H10B10/00

Abstract: 方法包括：在衬底的第一区域中形成从衬底突出的第一鳍并且在衬底的第二区域中形成从衬底突出的第二鳍；使第一鳍的部分凹进，从而形成第一凹槽；使第二鳍的部分凹进，从而形成第二凹槽；在第二凹槽中沉积阻挡层；在第一凹槽中生长基底外延层；从第二凹槽去除阻挡层；以及在第一凹槽和第二凹槽中生长掺杂外延层。基底外延层不含掺杂剂。掺杂外延层邻接第一区域中的第一鳍和第二区域中的第二鳍。本申请的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN114121947A

公开(公告)日：2022-03-01

申请号：CN202110848839.0

申请日：2021-07-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨智铨 ,  林京毅 ,  苏信文 ,  林士豪

IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238 ,  H01L27/11

Abstract: 方法和装置提供设置在基底上的第一鳍片结构、第二鳍片结构和第三鳍片结构。介电鳍片是形成在第一鳍片结构与第二鳍片结构之间，且导线是形成在第二鳍片结构与第三鳍片结构之间。

公开(公告)号：CN113889475A

公开(公告)日：2022-01-04

申请号：CN202110805493.6

申请日：2021-07-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏信文 ,  林士豪 ,  陈瑞麟 ,  洪连嵘 ,  王屏薇

IPC: H01L27/112

Abstract: 本公开提供一种半导体装置及形成此装置的方法。根据本公开的半导体装置包括：一栅极结构、一源/漏极部件、一介电层、一栅极接触点，以及源/漏极接触点。源/漏极部件是邻近于栅极结构。介电层是设置于栅极结构和源/漏极部件之上。栅极接触点是设置于介电层之中及栅极结构之上。源/漏极接触点是设置于介电层之中和源/漏极部件之上。介电层是掺杂有一掺杂剂，而掺杂剂包括锗或锡。

公开(公告)号：CN113314536A

公开(公告)日：2021-08-27

申请号：CN202011548504.9

申请日：2020-12-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林士豪 ,  杨智铨 ,  苏信文 ,  林建隆 ,  林建智

IPC: H01L27/11 ,  H01L21/8244

Abstract: N型金属氧化物半导体(NMOS)晶体管包括第一栅极和沿第一方向设置在第一栅极的第一侧壁上的第一间隔件结构。第一间隔件结构在第一方向上具有第一厚度，并且该第一厚度是从第一间隔件结构的外表面的最外点到第一侧壁测量的。P型金属氧化物半导体(PMOS)晶体管包括第二栅极和第二间隔件结构，第二间隔件结构沿第一方向设置在第二栅极的第二侧壁上，并且从第二间隔件结构的外表面的最外点到第二侧壁测量。第二间隔件结构具有大于第一厚度的第二厚度。NMOS晶体管是静态随机存取存储器(SRAM)单元的传输门，而PMOS晶体管是SRAM单元的上拉器件。根据本申请的实施例，提供了半导体器件和制造半导体器件的方法。