-
公开(公告)号：CN119230596A
公开(公告)日：2024-12-31
申请号：CN202411242715.8
申请日：2024-09-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L27/088 , H01L21/8234
Abstract: 提供了半导体结构及其形成方法。半导体结构包括：半导体衬底；多个晶体管，设置在半导体衬底上，并且包括沿着第一方向纵向延伸的多个栅极结构；金属化层，设置在多个晶体管上方，金属化层包括多个金属层和多个接触通孔；介电层，位于金属化层上方；多个介电鳍部，沿着第一方向平行延伸，并且设置在介电层上方；半导体层，共形地设置在多个介电鳍部上方；源极接触件和漏极接触件，直接设置在半导体层上方；以及栅极结构，设置在半导体层上方，并且位于源极接触件和漏极接触件之间。
-
公开(公告)号：CN113284950B
公开(公告)日：2024-12-24
申请号：CN202110046200.0
申请日：2021-01-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 一种形成半导体器件的方法包括：形成分别位于第一半导体区、第二半导体区、和第三半导体区上方的第一栅极电介质、第二栅极电介质、和第三栅极电介质。该方法还包括：沉积覆盖第一栅极电介质的第一含镧层；以及沉积覆盖第二栅极电介质的第二含镧层。第二含镧层薄于第一含镧层。然后实施退火工艺以将第一含镧层和第二含镧层中的镧分别驱动至第一栅极电介质和第二栅极电介质中。在退火工艺期间，第三栅极电介质上不具有含镧层，根据本申请的其他实施例，还提供了半导体器件。
-
公开(公告)号：CN116133411A
公开(公告)日：2023-05-16
申请号：CN202210786279.5
申请日：2022-07-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H10B12/00
Abstract: 本发明的实施例涉及存储器单元及其制造方法。存储器单元包括写入存取晶体管、储存晶体管和读取存取晶体管。写入存取晶体管的栅极与写入字线连接，写入存取晶体管的源极与写入位线连接，写入存取晶体管的漏极与储存晶体管的栅极连接。储存晶体管的源极连接到源极线，并且储存晶体管的漏极连接到读取存取晶体管的源极。读取存取晶体管的栅极连接到读取位线，读取存取晶体管的漏极连接到读取位线。存储器单元还包括电容元件，该电容元件具有到储存晶体管的栅极的第一连接和到参考电压源的第二连接。
-
公开(公告)号：CN113284950A
公开(公告)日：2021-08-20
申请号：CN202110046200.0
申请日：2021-01-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 一种形成半导体器件的方法包括：形成分别位于第一半导体区、第二半导体区、和第三半导体区上方的第一栅极电介质、第二栅极电介质、和第三栅极电介质。该方法还包括：沉积覆盖第一栅极电介质的第一含镧层；以及沉积覆盖第二栅极电介质的第二含镧层。第二含镧层薄于第一含镧层。然后实施退火工艺以将第一含镧层和第二含镧层中的镧分别驱动至第一栅极电介质和第二栅极电介质中。在退火工艺期间，第三栅极电介质上不具有含镧层，根据本申请的其他实施例，还提供了半导体器件。
-
公开(公告)号：CN118712076A
公开(公告)日：2024-09-27
申请号：CN202410739891.6
申请日：2024-06-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/60 , H01L23/488
Abstract: 一种形成半导体器件的方法包括在第一衬底上方形成第一接合焊盘，其中第一接合焊盘包括铁磁材料的层，其中每个第一接合焊盘产生具有第一定向的相应磁场；以及使用金属至金属接合将第二接合焊盘接合至第一接合焊盘。本公开的实施例还涉及半导体器件。
-
Patent Agency Ranking
公开(公告)号：CN114843304A
公开(公告)日：2022-08-02
申请号：CN202210373111.1
申请日：2022-04-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/24 , H01L45/00 , H01L21/768
Abstract: 一种形成存储器装置的方法包括以下操作。在衬底上方的第一介电层内形成第一导电插塞。执行处理工艺以将所述第一导电插塞的一部分转变成缓冲层，并且所述缓冲层覆盖在所述第一导电插塞的剩余部分上方。在所述缓冲层上方依序形成相变层及顶部电极。形成第二介电层以包封所述顶部电极及下伏的所述相变层。在所述第二介电层内形成第二导电插塞，且使所述第二导电插塞实体接触所述顶部电极。在所述缓冲层内形成丝状底部电极。
-
公开(公告)号：CN115811932A
公开(公告)日：2023-03-17
申请号：CN202210812748.6
申请日：2022-07-11
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例提供了电阻式存储器器件及其形成方法。电阻式存储器器件包括底部电极、位于所述底部电极上方的切换层，切换层包括第一水平部分、位于所述底部电极的上表面上方的第二水平部分以及位于所述第一水平部分和第二水平部分之间的底部电极的侧表面上方的第一垂直部分，位于切换层上方的顶部电极，顶部电极包括第一水平部分、第二水平部分以及第一垂直部分，以及导电通孔，位于顶部电极上方并且接触顶部电极的第一水平部分、第二水平部分和第一垂直部分。通过提供符合底部电极的非平面轮廓的切换层和顶部电极，电荷聚集和电场的局部增加可以促进电阻状态切换并提供降低的操作电压。
-
公开(公告)号：CN218957399U
公开(公告)日：2023-05-02
申请号：CN202223354823.3
申请日：2022-12-13
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/408 , G11C11/4094 , G11C11/402
Abstract: 本实用新型提供一种包括多个记忆胞的存储器装置，所述多个记忆胞中的至少一者包括第一晶体管、第二晶体管及第三晶体管。第一晶体管包括第一漏极/源极路径及电性耦合至写入字线的第一栅极结构。第二晶体管包括第二漏极/源极路径及电性耦合至第一晶体管的第一漏极/源极路径的第二栅极结构。第三晶体管包括电性耦合至第二晶体管的第二漏极/源极路径的第三漏极/源极路径及电性耦合至读取字线的第三栅极结构。其中，第一晶体管及/或第二晶体管及/或第三晶体管是铁电场效晶体管或负电容场效晶体管。
-
公开(公告)号：CN220021108U
公开(公告)日：2023-11-14
申请号：CN202223088970.0
申请日：2022-11-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/532 , H01L23/482 , H01L21/768
Abstract: 本实用新型提供一种一种集成电路装置，包括第一位线结构。第一位线结构具有水平部分及垂直部分，其中垂直部分的上表面暴露出来以与接触件进行电性接触，接触件继而与金属图案电性接触，能够经由金属图案向第一位线结构施加操作电压。
-
公开(公告)号：CN219165068U
公开(公告)日：2023-06-09
申请号：CN202223286778.2
申请日：2022-12-08
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本实用新型提供一种存储器结构与半导体装置。所述存储器结构包括衬底。存储器结构还包括第一晶体管，其中第一晶体管距衬底第一距离。存储器结构还包括第二晶体管，其中第二晶体管距衬底第二距离，且第一距离不同于第二距离，且第一晶体管的第一源极/漏极(S/D)区连接至第二晶体管的第二S/D区。存储器结构还包括多个存储元件，多个存储元件电性连接至第一晶体管与第二晶体管二者，其中多个存储元件中的每一者距衬底第三距离，且第三距离不同于第一距离与第二距离二者。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.027 seconds)
