-
公开(公告)号：CN112666451B
公开(公告)日：2021-06-29
申请号：CN202110273673.4
申请日：2021-03-15
Applicant: 南京邮电大学
IPC: G01R31/28 , G06F30/367
Abstract: 本发明公开了一种集成电路扫描测试向量生成方法，包括，读入网表文件，生成故障列表，随机测试向量生成模块启动，随机生成测试向量并删除所覆盖到的故障，生成新故障列表；启动基于伪分布式系统的MapReduce框架，分别在映射阶段和化简阶段对所述新故障列表执行自动测试向量生成和故障仿真操作；进行所述故障仿真时，消除冗余测试向量和精准控制覆盖率模块启动，将所述冗余测试向量舍去；若使能所述精准控制覆盖率模块，则判断所述测试向量的生成过程是否满足设定阈值，若满足，则自动停止。达到大幅减少测试成本的目的，通过实验分析，证明了本发明方法在时间及测试向量数量上得到大幅度的减少。
-
Patent Agency Ranking
公开(公告)号：CN111210865B
公开(公告)日：2020-09-01
申请号：CN202010311269.7
申请日：2020-04-20
Applicant: 南京邮电大学
IPC: G11C29/50
Abstract: 本发明提供一种低电压SRAM时间参数的片上测量电路及测量方法，包括测量控制模块与时间测量模块，所述时间测量模块与测量控制模块连接，通过测量控制模块控制时间测量模块，所述测量控制模块基于存储器内建自测试模块，测量控制模块包含BIST控制逻辑、BIST测试向量生成逻辑以及时间测量控制模块，所述时间测量模块包含延迟单元，比较器和累加器。通过增添测量控制模块与时间测量模块，对大规模芯片内大批量SRAM测试，在进行MBIST测试的同时，也实现了对SRAM各个存储单元访问时间的测量，针对一个或者多个SRAM同时进行访问时间测量，实现“全速”自测量，测量结果准确，降低对ATE的依赖，有效降低测试成本。
-
公开(公告)号：CN113128147B
公开(公告)日：2022-02-11
申请号：CN202110440277.6
申请日：2021-04-23
Applicant: 南京邮电大学
IPC: G06F30/333 , G06F30/337 , G06F30/27 , G06F111/06 , G06F119/06
Abstract: 本发明公开了一种基于机器学习的高效率集成电路可测性设计方法，包括，对不同参数进行配置，利用工具插入扫描链、自动测试向量生成及功耗分析，收集运行结果；将所述收集结果读入基于机器学习的预测模型中设置参数，得到预测值；合并所有的所述预测值和所述收集运行结果存储为csv文件，启动预测最优配置模型，得到设计需求的最优配置。本发明方法达到保证高测试覆盖率的同时运行时间少、低功耗、低面积开销的目的。
-
公开(公告)号：CN112666451A
公开(公告)日：2021-04-16
申请号：CN202110273673.4
申请日：2021-03-15
Applicant: 南京邮电大学
IPC: G01R31/28 , G06F30/367
Abstract: 本发明公开了一种集成电路扫描测试向量生成方法，包括，读入网表文件，生成故障列表，随机测试向量生成模块启动，随机生成测试向量并删除所覆盖到的故障，生成新故障列表；启动基于伪分布式系统的MapReduce框架，分别在映射阶段和化简阶段对所述新故障列表执行自动测试向量生成和故障仿真操作；进行所述故障仿真时，消除冗余测试向量和精准控制覆盖率模块启动，将所述冗余测试向量舍去；若使能所述精准控制覆盖率模块，则判断所述测试向量的生成过程是否满足设定阈值，若满足，则自动停止。达到大幅减少测试成本的目的，通过实验分析，证明了本发明方法在时间及测试向量数量上得到大幅度的减少。
-
公开(公告)号：CN113128147A
公开(公告)日：2021-07-16
申请号：CN202110440277.6
申请日：2021-04-23
Applicant: 南京邮电大学
IPC: G06F30/333 , G06F30/337 , G06F30/27 , G06F111/06 , G06F119/06
Abstract: 本发明公开了一种基于机器学习的高效率集成电路可测性设计方法，包括，对不同参数进行配置，利用工具插入扫描链、自动测试向量生成及功耗分析，收集运行结果；将所述收集结果读入基于机器学习的预测模型中设置参数，得到预测值；合并所有的所述预测值和所述收集运行结果存储为csv文件，启动预测最优配置模型，得到设计需求的最优配置。本发明方法达到保证高测试覆盖率的同时运行时间少、低功耗、低面积开销的目的。
-
公开(公告)号：CN111210865A
公开(公告)日：2020-05-29
申请号：CN202010311269.7
申请日：2020-04-20
Applicant: 南京邮电大学
IPC: G11C29/50
Abstract: 本发明提供一种低电压SRAM时间参数的片上测量电路及测量方法，包括测量控制模块与时间测量模块，所述时间测量模块与测量控制模块连接，通过测量控制模块控制时间测量模块，所述测量控制模块基于存储器内建自测试模块，测量控制模块包含BIST控制逻辑、BIST测试向量生成逻辑以及时间测量控制模块，所述时间测量模块包含延迟单元，比较器和累加器。通过增添测量控制模块与时间测量模块，对大规模芯片内大批量SRAM测试，在进行MBIST测试的同时，也实现了对SRAM各个存储单元访问时间的测量，针对一个或者多个SRAM同时进行访问时间测量，实现“全速”自测量，测量结果准确，降低对ATE的依赖，有效降低测试成本。
-
-
-
-
-
Search Results
6
records
(took 0.026 seconds)
