-
公开(公告)号：CN110570896A
公开(公告)日：2019-12-13
申请号：CN201910701404.6
申请日：2019-07-31
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: G11C29/50 , G11C11/413
Abstract: 本发明提供一种面向弱故障的低电压SRAM测试方法，基于弱故障敏化机制，整合存储单元弱故障、译码器字线弱故障和写驱动位线弱故障对应的测试元素，同时引入棋盘数据背景并配合连续读操作，设计出一种算法复杂度仅为12N的新型测试算法，通过电路实现和验证表明该测试方法对这三种弱故障的故障覆盖率较现有测试方法有所提高。
-
公开(公告)号：CN110570896B
公开(公告)日：2020-09-01
申请号：CN201910701404.6
申请日：2019-07-31
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: G11C29/50 , G11C11/413
Abstract: 本发明提供一种面向弱故障的低电压SRAM测试方法，基于弱故障敏化机制，整合存储单元弱故障、译码器字线弱故障和写驱动位线弱故障对应的测试元素，同时引入棋盘数据背景并配合连续读操作，设计出一种算法复杂度仅为12N的新型测试算法，通过电路实现和验证表明该测试方法对这三种弱故障的故障覆盖率较现有测试方法有所提高。
-
Patent Agency Ranking
公开(公告)号：CN110648715A
公开(公告)日：2020-01-03
申请号：CN201910953586.6
申请日：2019-10-09
Applicant: 南京邮电大学
Abstract: 一种低电压SRAM写半选择故障的测试方法，设计出写半选择故障测试元素：{⇕W0⇕W1column0⇕R1column0⇕R0column0'⇕W0⇕W1column1⇕R1column1⇕R0column0'}，其中{W1column0}和{W1column1}利用自定义行读写方式，即一种对指定范围的行地址进行有序的读写操作方式，将数据背景写入列地址相同、行地址顺序增加的存储单元，激活敏化出故障，随后进行读操作，将读出数据与期望数据比较，不一致则判断检测出故障。该方法能够弥补传统算法无法覆盖写半选择故障的问题，实现指定故障模型的覆盖，且有效地降低了测试成本。
-
公开(公告)号：CN111210865A
公开(公告)日：2020-05-29
申请号：CN202010311269.7
申请日：2020-04-20
Applicant: 南京邮电大学
IPC: G11C29/50
Abstract: 本发明提供一种低电压SRAM时间参数的片上测量电路及测量方法，包括测量控制模块与时间测量模块，所述时间测量模块与测量控制模块连接，通过测量控制模块控制时间测量模块，所述测量控制模块基于存储器内建自测试模块，测量控制模块包含BIST控制逻辑、BIST测试向量生成逻辑以及时间测量控制模块，所述时间测量模块包含延迟单元，比较器和累加器。通过增添测量控制模块与时间测量模块，对大规模芯片内大批量SRAM测试，在进行MBIST测试的同时，也实现了对SRAM各个存储单元访问时间的测量，针对一个或者多个SRAM同时进行访问时间测量，实现“全速”自测量，测量结果准确，降低对ATE的依赖，有效降低测试成本。
-
公开(公告)号：CN111243657A
公开(公告)日：2020-06-05
申请号：CN202010138469.7
申请日：2020-03-03
Applicant: 南京邮电大学
IPC: G11C29/56
Abstract: 本发明提供一种有效的存储器电路随机故障注入方法，所述方法步骤如下：步骤一：利用Perl语言提取出所有可能出现故障的节点，修改所有故障节点名称，生成一个新的文件；步骤二：随机选取节点文件中的一个或多个故障节点，并在节点处插入阻值随机电阻；步骤三：插入电阻后生成一个新的已完成随机故障注入的存储器网表文件。通过上述方法可以生成出故障注入后的网表，实现随机故障注入。本发明提供的随机故障注入方法，其特点在于故障注入电路节点位置随机，故障注入数量随机，并且注入电阻阻值随机，是一种切实可行的方法，可以有效验证测试算法的故障覆盖率。
-
公开(公告)号：CN110648715B
公开(公告)日：2020-10-02
申请号：CN201910953586.6
申请日：2019-10-09
Applicant: 南京邮电大学
Abstract: 一种低电压SRAM写半选择故障的测试方法，设计出写半选择故障测试元素：{⇕W0⇕W1column0⇕R1column0⇕R0column0'⇕W0⇕W1column1⇕R1column1⇕R0column0'}，其中{W1column0}和{W1column1}利用自定义行读写方式，即一种对指定范围的行地址进行有序的读写操作方式，将数据背景写入列地址相同、行地址顺序增加的存储单元，激活敏化出故障，随后进行读操作，将读出数据与期望数据比较，不一致则判断检测出故障。该方法能够弥补传统算法无法覆盖写半选择故障的问题，实现指定故障模型的覆盖，且有效地降低了测试成本。
-
公开(公告)号：CN111210865B
公开(公告)日：2020-09-01
申请号：CN202010311269.7
申请日：2020-04-20
Applicant: 南京邮电大学
IPC: G11C29/50
Abstract: 本发明提供一种低电压SRAM时间参数的片上测量电路及测量方法，包括测量控制模块与时间测量模块，所述时间测量模块与测量控制模块连接，通过测量控制模块控制时间测量模块，所述测量控制模块基于存储器内建自测试模块，测量控制模块包含BIST控制逻辑、BIST测试向量生成逻辑以及时间测量控制模块，所述时间测量模块包含延迟单元，比较器和累加器。通过增添测量控制模块与时间测量模块，对大规模芯片内大批量SRAM测试，在进行MBIST测试的同时，也实现了对SRAM各个存储单元访问时间的测量，针对一个或者多个SRAM同时进行访问时间测量，实现“全速”自测量，测量结果准确，降低对ATE的依赖，有效降低测试成本。
-
-
-
-
-
-
Search Results
7
records
(took 0.025 seconds)
