-
公开(公告)号：CN115295065B
公开(公告)日：2022-12-13
申请号：CN202211224306.6
申请日：2022-10-09
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
Abstract: 本发明涉及超大规模集成电路可测性设计领域，公开了一种基于灵活可配置模块的芯粒测试电路，电路核心结构位于中介层，包括灵活可配置模块FCM、控制信号配置模块和测试状态控制模块；FCM采用双路斜对称结构，实现水平方向及垂直方向的数据传输；控制信号配置模块连接所有FCM的控制信号，控制着所有FCM的数据传输方向以及导通和截断状态；测试状态控制模块控制着FCM和控制信号配置模块内部数据的移位和更新操作。本发明可满足多种场景芯粒的测试需求，实现对原有DFT测试逻辑的复用，满足芯粒即插即用的策略，提升测试的灵活性和可控性。
-
公开(公告)号：CN114578217B
公开(公告)日：2022-08-09
申请号：CN202210485039.1
申请日：2022-05-06
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: G01R31/28
Abstract: 本发明公开一种可控的Chiplet串行测试电路，属于半导体器件在制造或处理过程中的测试或测量的技术领域。该测试电路包括主控测试模块、从控测试模块、时钟控制模块、输出模块，主控测试模块由测试访问端口模块、段插入位模块、测试数据寄存器模块组成，通过主控测试模块生成测试控制信号，从控测试模块接收到测试控制信号后分别控制从控芯粒的测试输入信号。同时，测试控制信号输入至时钟控制模块，得到从控芯粒的时钟信号。测试输出模块的输出信号由测试控制信号确定。该测试电路利用外部测试端口直接控制多芯粒集成电路的内部测试信号，实现对芯粒测试选择以及最终测试输出，保证各芯粒测试的有效性及独立性。
-
公开(公告)号：CN114578217A
公开(公告)日：2022-06-03
申请号：CN202210485039.1
申请日：2022-05-06
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: G01R31/28
Abstract: 本发明公开一种可控的Chiplet串行测试电路，属于半导体器件在制造或处理过程中的测试或测量的技术领域。该测试电路包括主控测试模块、从控测试模块、时钟控制模块、输出模块，主控测试模块由测试访问端口模块、段插入位模块、测试数据寄存器模块组成，通过主控测试模块生成测试控制信号，从控测试模块接收到测试控制信号后分别控制从控芯粒的测试输入信号。同时，测试控制信号输入至时钟控制模块，得到从控芯粒的时钟信号。测试输出模块的输出信号由测试控制信号确定。该测试电路利用外部测试端口直接控制多芯粒集成电路的内部测试信号，实现对芯粒测试选择以及最终测试输出，保证各芯粒测试的有效性及独立性。
-
公开(公告)号：CN115295065A
公开(公告)日：2022-11-04
申请号：CN202211224306.6
申请日：2022-10-09
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
Abstract: 本发明涉及超大规模集成电路可测性设计领域，公开了一种基于灵活可配置模块的芯粒测试电路，电路核心结构位于中介层，包括灵活可配置模块FCM、控制信号配置模块和测试状态控制模块；FCM采用双路斜对称结构，实现水平方向及垂直方向的数据传输；控制信号配置模块连接所有FCM的控制信号，控制着所有FCM的数据传输方向以及导通和截断状态；测试状态控制模块控制着FCM和控制信号配置模块内部数据的移位和更新操作。本发明可满足多种场景芯粒的测试需求，实现对原有DFT测试逻辑的复用，满足芯粒即插即用的策略，提升测试的灵活性和可控性。
-
Patent Agency Ranking
公开(公告)号：CN115020266B
公开(公告)日：2022-11-04
申请号：CN202210931419.3
申请日：2022-08-04
Applicant: 南京邮电大学
IPC: H01L21/66
Abstract: 本发明公开一种2.5D Chiplet绑定后测试电路，属于半导体器件在制造或处理过程中的测试或测量的技术领域。该绑定后测试电路包括中介层专用TAP控制器、中介层测试接口电路和芯粒测试输出控制电路。中介层专用TAP控制器新增芯粒测试配置寄存器及其对应指令。中介层测试接口电路利用芯粒测试配置寄存器输出控制信号选择中介层和芯粒之间测试信号通道的开启或关闭。芯粒测试输出控制电路利用芯粒测试配置寄存器输出控制信号控制中介层上芯粒的测试数据输出。本发明满足2.5D芯粒的绑定后测试要求，可以自定义地选择单个或多个芯粒进行绑定后测试，不需修改芯粒原始的测试结构，通过中介层上的一组通用JTAG端口即可实现。
-
公开(公告)号：CN115020266A
公开(公告)日：2022-09-06
申请号：CN202210931419.3
申请日：2022-08-04
Applicant: 南京邮电大学
IPC: H01L21/66
Abstract: 本发明公开一种2.5D Chiplet绑定后测试电路，属于半导体器件在制造或处理过程中的测试或测量的技术领域。该绑定后测试电路包括中介层专用TAP控制器、中介层测试接口电路和芯粒测试输出控制电路。中介层专用TAP控制器新增芯粒测试配置寄存器及其对应指令。中介层测试接口电路利用芯粒测试配置寄存器输出控制信号选择中介层和芯粒之间测试信号通道的开启或关闭。芯粒测试输出控制电路利用芯粒测试配置寄存器输出控制信号控制中介层上芯粒的测试数据输出。本发明满足2.5D芯粒的绑定后测试要求，可以自定义地选择单个或多个芯粒进行绑定后测试，不需修改芯粒原始的测试结构，通过中介层上的一组通用JTAG端口即可实现。
-
公开(公告)号：CN111210865B
公开(公告)日：2020-09-01
申请号：CN202010311269.7
申请日：2020-04-20
Applicant: 南京邮电大学
IPC: G11C29/50
Abstract: 本发明提供一种低电压SRAM时间参数的片上测量电路及测量方法，包括测量控制模块与时间测量模块，所述时间测量模块与测量控制模块连接，通过测量控制模块控制时间测量模块，所述测量控制模块基于存储器内建自测试模块，测量控制模块包含BIST控制逻辑、BIST测试向量生成逻辑以及时间测量控制模块，所述时间测量模块包含延迟单元，比较器和累加器。通过增添测量控制模块与时间测量模块，对大规模芯片内大批量SRAM测试，在进行MBIST测试的同时，也实现了对SRAM各个存储单元访问时间的测量，针对一个或者多个SRAM同时进行访问时间测量，实现“全速”自测量，测量结果准确，降低对ATE的依赖，有效降低测试成本。
-
公开(公告)号：CN112595966A
公开(公告)日：2021-04-02
申请号：CN202110233827.7
申请日：2021-03-03
Applicant: 南京邮电大学
IPC: G01R31/3177 , G01R31/3185
Abstract: 本发明提供一种基于IEEE 1687标准Chiplet电路测试方法，所述技术包含以下步骤：1）读取所有设计的ICL和PDL，使用ICL和PDL对完整的芯片进行建模；2）执行IEEE 1687设计规则检查，以验证指令和其他组件(如SIB等)是否正确地连接到设计的各个层次；3）进行芯粒到芯片的测试向量重定向，生成用于测试芯片的测试向量；4）将生成的重新定向的IEEE 1687 PDL转换为testbench和标准测试矢量格式；本发明提供的Chiplet测试技术，可以实现测试向量重定向到芯片，并且测试结构更加灵活，可以在不增加面积成本的情况下提高测试有效性。
-
公开(公告)号：CN111210865A
公开(公告)日：2020-05-29
申请号：CN202010311269.7
申请日：2020-04-20
Applicant: 南京邮电大学
IPC: G11C29/50
Abstract: 本发明提供一种低电压SRAM时间参数的片上测量电路及测量方法，包括测量控制模块与时间测量模块，所述时间测量模块与测量控制模块连接，通过测量控制模块控制时间测量模块，所述测量控制模块基于存储器内建自测试模块，测量控制模块包含BIST控制逻辑、BIST测试向量生成逻辑以及时间测量控制模块，所述时间测量模块包含延迟单元，比较器和累加器。通过增添测量控制模块与时间测量模块，对大规模芯片内大批量SRAM测试，在进行MBIST测试的同时，也实现了对SRAM各个存储单元访问时间的测量，针对一个或者多个SRAM同时进行访问时间测量，实现“全速”自测量，测量结果准确，降低对ATE的依赖，有效降低测试成本。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.016 seconds)
