公开(公告)号：CN107066200A

公开(公告)日：2017-08-18

申请号：CN201710151229.9

申请日：2017-03-14

Applicant: 北京航天自动控制研究所

Inventor： 李毅 ,  潘洁伦 ,  朱晓蕾 ,  姬传义 ,  尹刚 ,  周志久 ,  陈涛 ,  张萌 ,  田长铮 ,  李硕 ,  于子涵

IPC: G06F3/05

Abstract: 本发明提供一种基于FPGA的AD数据采集方法和数据采集系统，所述方法通过优化采集时序，由FPGA发出AD数据采集转换控制时序，对AD芯片由FPGA上升沿控制开始A/D转换，对FPGA内部由FPGA下降沿控制开始数据采集，采用FPGA来做A/D数据采集，实现并行采集，最大限度的发挥AD芯片采集速率。利用FPGA内部剩余资源实现双口RAM，CPU模块与DSP，FPGA与DSP之间的数据交互通过双口Ram实现，由于交互数据量不大，故而采用在FPGA内部实现双口Ram的方案，异步进行AD数据接收和数据处理，这样的双端操作，无需互斥操作，最大限度的保证数据采集转换的实时性，同时减少系统其他的硬件开销。

公开(公告)号：CN101892910B

公开(公告)日：2013-08-07

申请号：CN201010236221.0

申请日：2010-07-22

Applicant: 北京航天自动控制研究所

Inventor： 吴灿 ,  韦闽峰 ,  曹帮林 ,  尹刚 ,  赵雅丽

IPC: F02C7/266

Abstract: 一种冷热兼容的推进器点火电路，其特征在于包括CPU、输入控制单元、输出控制单元和冷热控制继电器。其中，利用CPU对点火逻辑条件进行判断，大量减少了控制继电器的使用，提高了电路的可扩展性；输出控制单元中双继电器的设计提高了点火电路的可靠性；采用冷热控制继电器则实现了对推进器冷热点火方式的同时兼容。

公开(公告)号：CN101892910A

公开(公告)日：2010-11-24

申请号：CN201010236221.0

申请日：2010-07-22

Applicant: 北京航天自动控制研究所

Inventor： 吴灿 ,  韦闽峰 ,  曹帮林 ,  尹刚 ,  赵雅丽

IPC: F02C7/266

Abstract: 一种冷热兼容的飞行器点火电路，其特征在于包括CPU、输入控制单元、输出控制单元和冷热控制继电器。其中，利用CPU对点火逻辑条件进行判断，大量减少了控制继电器的使用，提高了电路的可扩展性；输出控制单元中双继电器的设计提高了点火电路的可靠性；采用冷热控制继电器则实现了对飞行器冷热点火方式的同时兼容。

公开(公告)号：CN201739008U

公开(公告)日：2011-02-09

申请号：CN201020270757.X

申请日：2010-07-22

Applicant: 北京航天自动控制研究所

Inventor： 吴灿 ,  韦闽峰 ,  曹帮林 ,  尹刚 ,  赵雅丽

IPC: F02C7/266

Abstract: 一种冷热兼容的飞行器点火电路，其特征在于包括CPU、输入控制单元、输出控制单元和冷热控制继电器。其中，利用CPU对点火逻辑条件进行判断，大量减少了控制继电器的使用，提高了电路的可扩展性；输出控制单元中双继电器的设计提高了点火电路的可靠性；采用冷热控制继电器则实现了对飞行器冷热点火方式的同时兼容。

公开(公告)号：CN202217153U

公开(公告)日：2012-05-09

申请号：CN201120213859.2

申请日：2011-06-22

Applicant: 北京航天自动控制研究所

Inventor： 黄波 ,  尹刚 ,  曹帮林 ,  邱靖宇 ,  朱晓蕾

IPC: G05B19/04

Abstract: 本实用新型涉及一种内嵌1553B远程终端的测控电路，该测控电路通过硬件实现内嵌1553总线远程终端的开关量输入输出电路设计，同时配备模数AD转换电路实现模拟信号的采样，配备铁电存储器FRAM实现测试信息和产品属性信息的非带电存储，即设备掉电后存储信息不会丢失，无需CPU及其相关器件支持，无需开发专门的软件而完成相同的功能，为系统的简化设计提供了基础，并且该测控电路由于减少了CPU及其支持器件，降低了硬件复杂度，更有利于设备设计、制造与排故，降低了直接器件成本和软件开发成本，提高了系统的可靠性。

公开(公告)号：CN201707396U

公开(公告)日：2011-01-12

申请号：CN201020190362.9

申请日：2010-05-10

Applicant: 北京航天自动控制研究所

Inventor： 邱靖宇 ,  黄波 ,  曹帮林 ,  刘波 ,  吴灿 ,  刘林梅 ,  赵雅丽 ,  尹刚 ,  周志久

IPC: G01R29/00 ,  G08G5/00

Abstract: 一种时序测试电路，包括电阻R1、R2、R3、电容C1和光电耦合器U1，被测时序信号经限流电阻R1，再经电阻R2和电容C1并联形成的RC滤波器引至光电耦合器U1的输入端，光电耦合器U1的输出端正端串联电阻R3后接电源Vcc，光电耦合器U1输出端正端直接引出作为测试信号至测试计算机的I/O口进行采样，光电耦合器U1输出端负端接地。相比现有的时序测试方法，本实用新型解决了时序无法测试的问题，同时采用光电耦合器对时序信号进行光电隔离后再进行测试，保证了后端采集到的测试信号的有效性和可靠性，同时，光耦的输入端并联RC滤波器，有效减少时序测试线路上的干扰，提高了时序测试电路的可靠性。