-
公开(公告)号：CN114301440A
公开(公告)日：2022-04-08
申请号：CN202111400431.3
申请日：2021-11-19
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网江苏省电力有限公司信息通信分公司 , 国家电网有限公司
IPC分类号： H03K19/003
摘要： 本发明实施例提供一种隔离单元和芯片，属于集成电路技术领域。所述隔离单元包括：隔离保持单元，用于隔离掉电区域与带电区域之间的信号交互，其中所述掉电区域输出到所述带电区域的信号为待隔离信号；以及采样控制单元，用于在隔离指示信号指示所述掉电区域掉电隔离时，控制所述隔离保持单元隔离和锁存所述待隔离信号。发明实施例提供的隔离单元可以在满足芯片掉电隔离功能的情况下，增加隔离单元的数据保持功能。
-
公开(公告)号：CN114281632A
公开(公告)日：2022-04-05
申请号：CN202111360699.9
申请日：2021-11-17
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
摘要： 本发明实施例提供一种用于在SoC验证中初始化Romcode的方法及装置，属于芯片技术领域。所述方法包括：针对待初始化的Romcode，循环执行以下步骤直到所述待初始化的Romcode被按行遍历完成：从所述待初始化的Romcode中读取未被初始化的文件内容；从所述文件内容中提取地址和数据；确定所述地址对应的存储器；以及将所述数据存储至所述存储器的与所述地址对应的存储器地址中，以完成所述文件内容的初始化。其避免了因待初始化文件地址不连续需要按地址拆分文件或持续补值的缺陷，同时克服了在多存储器跳转时拆分定向激励的缺陷，提高了验证的自动化程度，减少人工干预造成的意外错误的风险。
-
公开(公告)号：CN113743044A
公开(公告)日：2021-12-03
申请号：CN202111304432.8
申请日：2021-11-05
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
IPC分类号： G06F30/3312 , G06F30/394
摘要： 本发明实施例提供一种时序路径修正方法、装置、介质及芯片结构，属于芯片技术领域。所述时序路径修正方法包括：针对阻挡了时序路径的定制模块，判断该定制模块是否符合布线通道扩展要求；以及在确定所述定制模块符合所述布线通道扩展要求的情况下，修改所述定制模块的物理信息以在所述定制模块内部扩展布线通道，使得对应的时序路径经所述布线通道贯穿所述定制模块。本发明通过创建布线通道，引导时序路径从定制模块内部贯穿，有效地缩短了时序路径的长度，降低了因寄生现象引起的时序违反，有助于实现低功耗混合信号设计。
-
公开(公告)号：CN110750129A
公开(公告)日：2020-02-04
申请号：CN201910964645.X
申请日：2019-10-11
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
摘要： 本发明公开了一种分频电路，包括第一分频器以及第二分频器；第一分频器包括：第一累加器，在接收的时钟信号的每个上升沿来临时计数值加1，且在第一反馈信号的控制下清除第一累加器的计数值；第一比较器，比较第一累加器的计数值和第一分频信号，第一反馈信号为第一比较器的输出信号；第一异或门；第一触发器，第一触发器的输出为第二反馈信号，第一触发器的输出为第一分频器的输出信号div0_clock；第二分频器包括：第二累加器；第二比较器；第二异或门；第二触发器，输出为第二分频器的输出信号div1_clock；其中，div0_clock与div1_clock为相同时钟相位的信号。本发明提供的分频电路可以确保分频时钟先高周期后低周期，以避免不同分频比造成的时钟相位不一致的问题。
-
公开(公告)号：CN110380724A
公开(公告)日：2019-10-25
申请号：CN201910682065.1
申请日：2019-07-26
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
摘要： 本发明公开了一种RTC时钟频率温度补偿芯片，用于对晶体振荡器由于温度变化所引起的频率漂移进行补偿，RTC时钟频率温度补偿芯片包括：温度传感器、随机存储器、RTC电路。温度传感器用于检测环境温度，生成温度信号；随机存储器与温度传感器相连，其用于存储修调数据表，该修调数据表中存储了多个温度信号下所对应的频率校正值，随机存储器还用于根据温度传感器的温度信号索引出相应的频率校正值；RTC电路与晶体振荡器以及随机存储器均相连，用于根据随机存储器输出的频率校正值对晶体振荡器的频率进行校正。该RTC时钟频率温度补偿芯片能够降低对晶体振荡器的选型要求，以及降低片上的温度传感器的测温误差精度要求。
-
公开(公告)号：CN110363032A
公开(公告)日：2019-10-22
申请号：CN201910670590.1
申请日：2019-07-24
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
IPC分类号： G06F21/76
摘要： 本发明公开了一种安全芯片的主动屏蔽层电路，包括：金属屏蔽层，包括通过多个贯穿金属屏蔽层的过孔相连接的顶层金属线与次顶层金属线；输入检测电路，用于接收数字逻辑单元发送的检测信号，对检测信号进行放大处理，并将放大处理后的信号传输至次顶层金属线，次顶层金属线将接收到的信号传输至与次顶层金属线相连接的顶层金属线；输出检测电路，用于对顶层金属线传输的信号进行消除天线效应处理，并将处理后的信号传输至数字逻辑单元的输入接口；次顶层金属线覆盖安全芯片的敏感模块。本发明提供的安全芯片的主动屏蔽层电路，可以增加FIB探测难度，提高主动屏蔽层的抗攻击性。
-
公开(公告)号：CN110263499A
公开(公告)日：2019-09-20
申请号：CN201910670946.1
申请日：2019-07-24
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网上海市电力公司
IPC分类号： G06F17/50 , G06K19/077
摘要： 本发明公开了一种高灵敏度大容量射频标签芯片的版图结构，该版图结构包括：第1版图区、第2版图区、第3版图区、第4版图区、第5版图区、第6版图区、第7版图区和第8版图区，其中，第1版图区分别与第2-8版图区电连接；第2版图区分别与第1和6版图区电连接；第3版图区分别与第1和6版图区电连接；第4版图区分别与第1和6版图区电连接；第5版图区分别与第1和6版图区电连接；第6版图区分别与第1-5版图区以及第7-8版图区电连接；第7版图区分别与第1和6版图区电连接；以及第8版图区分别与第1和6版图区电连接，并覆盖在第3和4版图区上。本发明的版图结构能够显著提升射频标签芯片的存储容量、灵敏度和可靠性。
-
公开(公告)号：CN114265730A
公开(公告)日：2022-04-01
申请号：CN202111396071.4
申请日：2021-11-23
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
摘要： 本发明实施例提供一种模块级中断的验证平台和方法，属于芯片技术领域。该模块级中断的验证平台基于UVM搭建，且所述模块级中断的验证平台包括虚拟序列发生器、验证模型、及中断接口；其中，所述虚拟序列发生器用于产生模块级的被测设计DUT执行事务对应的激励，并监测所述中断接口的电平变化；所述验证模型用于接收来自所述虚拟序列发生器产生的激励，构造事务对应的序列，并驱动所述DUT执行对应的事务；所述中断接口用于在所述DUT发生中断时，作为上报对应的中断事务至所述虚拟序列发生器的通道。通过中断接口实现了在不与验证模型内驱动器或监视器交互的情况下，将验证序列或验证组件与中断事件进行同步，从而在验证序列中更方便地进行中断功能验证。
-
公开(公告)号：CN110349951B
公开(公告)日：2021-04-23
申请号：CN201910670602.0
申请日：2019-07-24
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
IPC分类号： H01L27/02
摘要： 本发明公开了一种消除天线效应的方法，该消除天线效应的方法用于解决特定版图结构所引起的天线效应，所述特定版图结构由MOM电容和MOS管叠加而成，一个所述MOM电容与多个所述MOS管组成一个电容单元，所述MOM电容的正极与所述MOS管的栅极相连，并连接电源；所述MOM电容的负极与所述MOS管的源极以及漏极均相连，并与P型衬底相接触，所述消除天线效应的方法包括：获取天线效应安全范围内的所述电容单元的个数临界值N；将N个所述电容单元组成的阵列中的其中一个MOS管替换为反接的二极管。该消除天线效应的方法能够以最小的面积消耗为代价消除晶体管和金属电容叠加结构的芯片的天线效应。
-
公开(公告)号：CN110363032B
公开(公告)日：2021-03-12
申请号：CN201910670590.1
申请日：2019-07-24
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
IPC分类号： G06F21/76
摘要： 本发明公开了一种安全芯片的主动屏蔽层电路，包括：金属屏蔽层，包括通过多个贯穿金属屏蔽层的过孔相连接的顶层金属线与次顶层金属线；输入检测电路，用于接收数字逻辑单元发送的检测信号，对检测信号进行放大处理，并将放大处理后的信号传输至次顶层金属线，次顶层金属线将接收到的信号传输至与次顶层金属线相连接的顶层金属线；输出检测电路，用于对顶层金属线传输的信号进行消除天线效应处理，并将处理后的信号传输至数字逻辑单元的输入接口；次顶层金属线覆盖安全芯片的敏感模块。本发明提供的安全芯片的主动屏蔽层电路，可以增加FIB探测难度，提高主动屏蔽层的抗攻击性。
-
-
-
-
-
-
-
-
-
搜索结果
114 条记录 (耗时 0.136 秒)
