多电源域版图布局方法及存储介质

    公开(公告)号:CN112131831B

    公开(公告)日:2021-08-20

    申请号:CN202011333827.6

    申请日:2020-11-25

    摘要: 本发明提供一种多电源域版图布局方法及存储介质,属于电子技术领域。所述方法包括:S1)读入多电源域版图设计数据,根据多电源域版图设计数据设置不同电源区域的PG区域;S2)根据物理设计规则依次执行多电源域版图布局的各个布局阶段,其中每完成一个布局阶段,获取该布局阶段的完成信息并对所述完成信息进行错误单元筛查,得到该布局阶段的错误单元统计信息;根据错误单元统计信息进行设计信息修改;S3)在完成所有布局阶段的设计信息修改之后,对修改后的设计信息进行静态时序分析和物理验证,判断是否存在时序和设计规则错误,并在发现错误时执行错误修复,直到所有错误修复完成。解决了当前非UPF下多电源域设计无法保证所有cell都处于设计位置的问题。

    用于检测环路振荡器锁定的电路

    公开(公告)号:CN112350723A

    公开(公告)日:2021-02-09

    申请号:CN202011290399.3

    申请日:2020-11-17

    IPC分类号: H03L7/099

    摘要: 本发明实施例提供一种用于检测环路振荡器锁定的电路,属于集成电路设计领域。所述电路包括:电荷泵和电容,其中所述电荷泵包括串联在一起的充电模块和放电模块,所述充电模块受充电控制信号的控制而对所述电容进行充电,其中所述充电控制信号经由所述环路振荡器的至少两级反相器的输出的逻辑运算而形成;所述放电模块受放电控制信号的控制而对所述电容进行放电,其中所述放电控制信号经由所述环路振荡器的至少两级反相器的输出的逻辑运算而形成;将所述电容与所述电荷泵相连的一端的信号检测为锁定信号,在所述锁定信号为高电平的情况下,指示所述环路振荡器锁定。其能够实时精确的检测环路振荡器的状态。

    用于检测环路振荡器锁定的电路

    公开(公告)号:CN112350723B

    公开(公告)日:2022-01-14

    申请号:CN202011290399.3

    申请日:2020-11-17

    IPC分类号: H03L7/099

    摘要: 本发明实施例提供一种用于检测环路振荡器锁定的电路,属于集成电路设计领域。所述电路包括:电荷泵和电容,其中所述电荷泵包括串联在一起的充电模块和放电模块,所述充电模块受充电控制信号的控制而对所述电容进行充电,其中所述充电控制信号经由所述环路振荡器的至少两级反相器的输出的逻辑运算而形成;所述放电模块受放电控制信号的控制而对所述电容进行放电,其中所述放电控制信号经由所述环路振荡器的至少两级反相器的输出的逻辑运算而形成;将所述电容与所述电荷泵相连的一端的信号检测为锁定信号,在所述锁定信号为高电平的情况下,指示所述环路振荡器锁定。其能够实时精确的检测环路振荡器的状态。

    多电源域版图布局方法及存储介质

    公开(公告)号:CN112131831A

    公开(公告)日:2020-12-25

    申请号:CN202011333827.6

    申请日:2020-11-25

    摘要: 本发明提供一种多电源域版图布局方法及存储介质,属于电子技术领域。所述方法包括:S1)读入多电源域版图设计数据,根据多电源域版图设计数据设置不同电源区域的PG区域;S2)根据物理设计规则依次执行多电源域版图布局的各个布局阶段,其中每完成一个布局阶段,获取该布局阶段的完成信息并对所述完成信息进行错误单元筛查,得到该布局阶段的错误单元统计信息;根据错误单元统计信息进行设计信息修改;S3)在完成所有布局阶段的设计信息修改之后,对修改后的设计信息进行静态时序分析和物理验证,判断是否存在时序和设计规则错误,并在发现错误时执行错误修复,直到所有错误修复完成。解决了当前非UPF下多电源域设计无法保证所有cell都处于设计位置的问题。