-
公开(公告)号：CN109639457B
公开(公告)日：2021-08-13
申请号：CN201811368413.X
申请日：2018-11-16
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 一种JESD204B协议高速发送器单粒子错误率的测试系统及方法，将高速发送器和可编程逻辑器件搭建成测试系统，可编程逻辑器件产生并行数据给高速发送器的并行端，同时配置高速发送器；高速发送器产生的串行数据发送给可编程逻辑器件并进行串并转换，然后可编程逻辑器件对低速的数据进行解析，检测高速发送器的单粒子错误率。本发明有效的提高了单粒子机时利用率，且数据链路完整，利用可编程逻辑器件将高速串行数据解串为低速的并行数据进行处理，而不是利用误码仪和高速示波器等昂贵的仪器进行监测，提升高速信号测试稳定性，并且降低了试验成本；按照不同错误类型自动分类进行统计，提高了测试效率。
-
公开(公告)号：CN109815099A
公开(公告)日：2019-05-28
申请号：CN201811625181.1
申请日：2018-12-28
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F11/34
Abstract: 本发明涉及一种JESD204B控制器验证方法，包括步骤：(1-1)、建立从待验证JESD204B控制器发送端到基准接收模块的发送验证链路；(1-2)、建立从基准发送模块到待验证JESD204B控制器接收端的接收验证链路；(1-3)、进行链路层验证，验证待验证JESD204B控制器的链路码组同步、初始化通道对齐功能是否正确；(1-4)、进行传输层验证，验证待验证JESD204B控制器链路配置数据是否与JESD204B协议一致、采样数据与帧数据的映射功能是否正确；(2-1)、待逻辑功能仿真验证通过后，将待验证的JESD204B控制器发送端和接收端代码下载到发送验证系统对应的FPGA中，完成板级实测验证。本发明结合仿真和上板调试模拟JESD204B控制器应用条件，提高JESD204B控制器验证的完备性和准确性。
-
公开(公告)号：CN109714040B
公开(公告)日：2023-04-18
申请号：CN201811573572.3
申请日：2018-12-21
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/003
Abstract: 本发明公开了一种带反馈控制的CMOS输出驱动电路，包括CMOS驱动电路、反馈控制电路；反馈电路包含一个用于器件保护的处于常导通的MOS管、一个控制反馈回路开启或者关断的MOS管、一个辅助驱动MOS管、一个由电阻与辅助驱动MOS管栅电容构成的RC冲(放)电电路；本发明用于CMOS器件输出驱动电路中，其特点是通过反馈回路控制器件输出信号的斜率，在减小输出信号斜率的同时尽可能保证器件的传输延迟不受影响。
-
公开(公告)号：CN111739574B
公开(公告)日：2022-08-05
申请号：CN202010507063.1
申请日：2020-06-05
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 一种基于随机二进制序列的静态随机存取存储器验证方法，首先计算SRAM存储器地址位宽和数据位宽等器件参数；然后产生SRAM存储器写操作地址；利用正随机二进制序列和反随机二进制序列对SRAM存储器进行验证，分析统计结果，完成SRAM存储器的功能测试。本发明使用随机二进制序列控制SRAM存储器的读写操作，模拟应用条件下的读取地址和数据，增强存储器测试验证与应用条件的契合度，同时可验证存储器在高速应用条件下的带宽能力，提高存储器功能验证的完备性。
-
公开(公告)号：CN109639457A
公开(公告)日：2019-04-16
申请号：CN201811368413.X
申请日：2018-11-16
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
CPC classification number: H04L41/0803 , G06F13/385 , H04L43/0811 , H04L43/0847
Abstract: 一种JESD204B协议高速发送器单粒子错误率的测试系统及方法，将高速发送器和可编程逻辑器件搭建成测试系统，可编程逻辑器件产生并行数据给高速发送器的并行端，同时配置高速发送器；高速发送器产生的串行数据发送给可编程逻辑器件并进行串并转换，然后可编程逻辑器件对低速的数据进行解析，检测高速发送器的单粒子错误率。本发明有效的提高了单粒子机时利用率，且数据链路完整，利用可编程逻辑器件将高速串行数据解串为低速的并行数据进行处理，而不是利用误码仪和高速示波器等昂贵的仪器进行监测，提升高速信号测试稳定性，并且降低了试验成本；按照不同错误类型自动分类进行统计，提高了测试效率。
-
Patent Agency Ranking
公开(公告)号：CN109815099B
公开(公告)日：2022-08-05
申请号：CN201811625181.1
申请日：2018-12-28
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F11/34
Abstract: 本发明涉及一种JESD204B控制器验证方法，包括步骤：(1‑1)、建立从待验证JESD204B控制器发送端到基准接收模块的发送验证链路；(1‑2)、建立从基准发送模块到待验证JESD204B控制器接收端的接收验证链路；(1‑3)、进行链路层验证，验证待验证JESD204B控制器的链路码组同步、初始化通道对齐功能是否正确；(1‑4)、进行传输层验证，验证待验证JESD204B控制器链路配置数据是否与JESD204B协议一致、采样数据与帧数据的映射功能是否正确；(2‑1)、待逻辑功能仿真验证通过后，将待验证的JESD204B控制器发送端和接收端代码下载到发送验证系统对应的FPGA中，完成板级实测验证。本发明结合仿真和上板调试模拟JESD204B控制器应用条件，提高JESD204B控制器验证的完备性和准确性。
-
公开(公告)号：CN111739574A
公开(公告)日：2020-10-02
申请号：CN202010507063.1
申请日：2020-06-05
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 一种基于随机二进制序列的静态随机存取存储器验证方法，首先计算SRAM存储器地址位宽和数据位宽等器件参数；然后产生SRAM存储器写操作地址；利用正随机二进制序列和反随机二进制序列对SRAM存储器进行验证，分析统计结果，完成SRAM存储器的功能测试。本发明使用随机二进制序列控制SRAM存储器的读写操作，模拟应用条件下的读取地址和数据，增强存储器测试验证与应用条件的契合度，同时可验证存储器在高速应用条件下的带宽能力，提高存储器功能验证的完备性。
-
公开(公告)号：CN109818257B
公开(公告)日：2020-09-11
申请号：CN201811581648.7
申请日：2018-12-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H01S5/042
Abstract: 本发明公开了一种CMOS工艺激光驱动电路，包括输入电流模逻辑(CML)电路、内嵌低电压差线性稳压器电路、负反馈钳位电路、共模反馈电路。该结构差分数字电压信号转化为开关电流信号，用于驱动激光二极管；同时接收外部设置的参考电流信号，采用负反馈的原理，调节外部输入的差分数字电压信号的电平，进而调节开关电流信号的大小，使之与参考电流信号成正比。本发明用于CMOS工艺的激光二极管驱动器电路中，其特点是通过电阻将输出电流和设置电流转化为电压形式，比较电压的大小，并通过共模反馈电路驱动输出电流管的输出电流，来达到设定的电流大小；在确保输出电流能力的同时，提高了CMOS工艺下激光驱动器的工作速率。
-
公开(公告)号：CN109818257A
公开(公告)日：2019-05-28
申请号：CN201811581648.7
申请日：2018-12-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H01S5/042
Abstract: 本发明公开了一种CMOS工艺激光驱动电路，包括输入电流模逻辑(CML)电路、内嵌低电压差线性稳压器电路、负反馈钳位电路、共模反馈电路。该结构差分数字电压信号转化为开关电流信号，用于驱动激光二极管；同时接收外部设置的参考电流信号，采用负反馈的原理，调节外部输入的差分数字电压信号的电平，进而调节开关电流信号的大小，使之与参考电流信号成正比。本发明用于CMOS工艺的激光二极管驱动器电路中，其特点是通过电阻将输出电流和设置电流转化为电压形式，比较电压的大小，并通过共模反馈电路驱动输出电流管的输出电流，来达到设定的电流大小；在确保输出电流能力的同时，提高了CMOS工艺下激光驱动器的工作速率。
-
公开(公告)号：CN109714040A
公开(公告)日：2019-05-03
申请号：CN201811573572.3
申请日：2018-12-21
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/003
Abstract: 本发明公开了一种带反馈控制的CMOS输出驱动电路，包括CMOS驱动电路、反馈控制电路；反馈电路包含一个用于器件保护的处于常导通的MOS管、一个控制反馈回路开启或者关断的MOS管、一个辅助驱动MOS管、一个由电阻与辅助驱动MOS管栅电容构成的RC冲(放)电电路；本发明用于CMOS器件输出驱动电路中，其特点是通过反馈回路控制器件输出信号的斜率，在减小输出信号斜率的同时尽可能保证器件的传输延迟不受影响。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.035 seconds)
