-
公开(公告)号：CN117914306A
公开(公告)日：2024-04-19
申请号：CN202211245866.X
申请日：2022-10-12
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H03K19/094 , H03K19/00
摘要： 一种隔离单元，所述隔离单元包括传输模块和逻辑门模块；所述传输模块，适于接收第一电源电压信号，并将所述第一电源电压信号进行输出；所述逻辑门模块，与所述传输模块耦接，并用于接收预设的输入信号，适于基于所述第一电源电压信号，将所述输入信号进行输出或输出预设的常数电平信号，所述常数电平信号为高电平信号或低电平信号。本发明实施例中的技术方案能够降低所述隔离单元的功耗，提升所述隔离单元的性能。
-
公开(公告)号：CN116417453A
公开(公告)日：2023-07-11
申请号：CN202111677977.3
申请日：2021-12-31
IPC分类号： H01L27/02 , G06F30/392 , G06F30/398
摘要： 一种版图结构及其设计方法和系统、数字单元库、设备及介质，方法包括：提供多个初始版图层，均包括N型有源区和P型有源区，还包括多个栅极图形；根据各个初始版图层所对应的数字单元分配多个栅极插塞图形，形成不同的多个数字单元版图，包括第一数字单元版图和第二数字单元版图，在每个数字单元版图中，栅极插塞图形至少位于有源区中，栅极插塞图形的布局包括以下一种或多种：第一数字单元版图和第二数字单元版图的N型有源区的栅极插塞图形数量不相等；第一数字单元版图和第二数字单元版图的P型有源区的栅极插塞图形数量不相等。本发明提高数字单元版图设计的灵活性。
-
公开(公告)号：CN113971386A
公开(公告)日：2022-01-25
申请号：CN202010725648.0
申请日：2020-07-24
IPC分类号： G06F30/398
摘要： 一种集成电路的仿真方法，包括：提供初始单元电路版图，所述初始单元电路版图包括若干初始互连图形；获取互连切割层信息；根据互连切割层信息对所述初始单元电路版图进行模拟处理，以获取预设单元电路版图；根据所述预设单元电路版图建立后仿网表。通过所述集成电路的仿真方法，能够提高集成电路的仿真结果的准确性和可靠性。
-
公开(公告)号：CN117405951A
公开(公告)日：2024-01-16
申请号：CN202210788096.7
申请日：2022-07-06
申请人： 中芯国际集成电路制造(上海)有限公司
摘要： 一种电路，用于获取待测触发器的建立时间，所述待测触发器包括第一传输门至第四传输门、第一反相器至第八反相器，以及第一缓冲器和第二缓冲器，所述电路包括：控制单元，适于输出选择控制信号；负载单元，与所述控制单元和所述待测触发器的时钟端耦接，适于在所述选择控制信号的控制下，采用以预设电容值为偏移量递增的负载电容依次对所述待测触发器的时钟信号进行延迟处理，直至待测触发器的输出信号发生翻转。本发明技术方案能够提高触发器建立时间的测量精度。
-
公开(公告)号：CN116736092A
公开(公告)日：2023-09-12
申请号：CN202210203941.X
申请日：2022-03-02
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： G01R31/3185 , G01R31/317
摘要： 本申请提供一种测试电路，包括：数据延迟电路，用于对接收的数据测试信号进行延迟处理，并将延迟后的数据信号输出至所述待测触发器的数据端；第一负载模块，包括第一负载单元，所述第一负载单元包括第一控制电路和第一负载；时钟延迟电路，用于对接收的时钟测试信号进行延迟处理，并将延迟后的时钟信号输出至所述待测触发器的时钟端；第二负载模块，包括第二负载单元，所述第二负载单元包括第二控制电路和第二负载。本申请技术方案可以提高对触发器的建立时间和保持时间的测试精度。
-
公开(公告)号：CN116364691A
公开(公告)日：2023-06-30
申请号：CN202111603579.7
申请日：2021-12-24
IPC分类号： H01L23/522 , H01L23/528 , H10N97/00 , H01L21/768
摘要： 半导体结构及其形成方法，其中一种半导体结构，包括：衬底，所述衬底包括若干单元区；位于所述单元区上的至少2个电源导电层；位于所述电源导电层上的第一导电结构以及第二导电结构，所述第一导电结构与所述第二导电结构相互分立，所述第一导电结构通过第一导电插塞与电源导电层电连接，所述第二导电结构通过第二导电插塞与电源导电层电连接。仅需要通过增加所述第一导电插塞和所述第二导电插塞的数量，就能调整电容值。
-
公开(公告)号：CN117952058A
公开(公告)日：2024-04-30
申请号：CN202211299040.1
申请日：2022-10-21
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： G06F30/392 , G06F30/398 , G06F1/3296 , G06F115/06 , G06F119/06
摘要： 一种芯片布局结构及布局方法、芯片。所述芯片包括：第一单元模块，所述第一单元模块包括若干个数字标准单元；所述第一单元模块对应的布局结构由至少两个布局区域组成；其中，每个所述布局区域包括：至少一行的数字标准单元；同一布局区域内数字标准单元满足同一预设物理特征条件；不同布局区域内数字标准单元的供电电压不同。采用上述方案，可以降低芯片的静态功耗。
-
公开(公告)号：CN117728799A
公开(公告)日：2024-03-19
申请号：CN202211137602.2
申请日：2022-09-19
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H03K3/03
摘要： 一种电路，包括功耗管理单元库中的电压转换单元，所述电压转换单元包括高电压域子单元和低电压域子单元，使所述高电压域子单元中的多个高压转换模块与所述低电压域子单元中的多个低压转换模块交替连接形成环形振荡器，所述电路包括第一控制信号产生单元、第一选择输出单元、第二控制信号产生单元和第二选择输出单元。本发明技术方案能够实现电压转换单元的高效测试。
-
公开(公告)号：CN117673076A
公开(公告)日：2024-03-08
申请号：CN202211041947.8
申请日：2022-08-29
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L27/02
摘要： 标准单元布局及集成电路，其中，标准单元布局包括：阱区；第一导电图案，位于所述阱区上方；第二导电图案，位于与第一导电图案相对的一侧；多个有源区图案，位于第一导电图案和第二导电图案之间的第一区域和第二区域中，且部分有源区图案位于阱区上方；第三导电图案，与第一导电图案部分重叠；第四导电图案，与第二导电图案部分重叠；多个栅极导电图案，分别位于所述多个有源区图案上方；多个切割图案，用于切割多个有源区图案以及位于多个有源区图案上方的部分栅极导电图案；第一连通层图案，位于第一导电图案下方；第二连通层图案，位于第二导电图案下方。采用上述方案，能够减小标准单元布局的面积，进而减小集成电路的尺寸。
-
公开(公告)号：CN117673045A
公开(公告)日：2024-03-08
申请号：CN202211040737.7
申请日：2022-08-29
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L23/544 , H01L21/66 , H01L27/02
摘要： 一种半导体结构、形成方法及版图设计方法、电路及工作方法，结构包括：衬底，所述衬底包括中间区和位于中间区周围的边缘区；位于中间区上的若干层垂直堆叠的第一金属层和第二金属层，所述第一金属层平行于第一方向，所述第二金属层平行于第二方向，所述第一方向和第二方向平行于衬底表面，且所述第一方向和第二方向相互垂直；位于边缘区的若干相连接的边缘电路单元，所述边缘电路单元用于监控产品的缺陷。所述半导体结构使得芯片利用率提升。
-
-
-
-
-
-
-
-
-
搜索结果
15 条记录 (耗时 0.169 秒)
