-
公开(公告)号：CN117423746A
公开(公告)日：2024-01-19
申请号：CN202311555294.X
申请日：2020-12-14
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L21/336 , H10K10/46 , H10K71/00
Abstract: 本发明公开了一种光电调控神经突触晶体管及制备方法，包括衬底、背栅电极、铁电薄膜、沟道层和光增透层，光增透层两端分别设置有源电极和漏电极，其中，沟道层的材料包括一层或多层低维材料，并且至少有一层低维材料与源漏电极接触，其中，低维材料为二维材料或一维材料；铁电薄膜具有铁电极化效应，且极化翻转特性受背栅电极调控。本发明通过对光激励和电调控协同作用下的光电调控神经突触晶体管的结构进行重新设计并对材料进行优化，实现具有易调控、低功耗且易于与脉冲神经网络算法相兼容的类脑神经突触器件，基于该器件结构并行存储和运算以及自适应学习优势，进而从器件层面提升存算一体和视觉传感的功能。
-
公开(公告)号：CN103681830B
公开(公告)日：2019-01-29
申请号：CN201210335697.9
申请日：2012-09-11
Applicant: 中国科学院微电子研究所
IPC: H01L29/778 , H01L29/10 , H01L21/335
Abstract: 本发明公开了双沟道晶体管，以GaN为材料，包含双沟道，即第一沟道和第二沟道，第一沟道为势垒层和GaN沟道层的界面，第二沟道为背势垒层和GaN沟道层的界面，所述势垒层和背势垒的材料均为AlGaN；所述AlGaN背势垒层的厚度为20nm，铝组分为30％，所述AlGaN势垒层的厚度为20nm，铝组分为30％。同时，所述晶体管的衬底为碳化硅衬底。本发明提供的双沟道晶体管及其制备方法，采用一定铝组分和厚度的铝镓氮作为背势垒层，形成AlGaN/GaN/AlGaN双异质结构，强极化电场使沟道中的二维电子气（2DEG）被限制在两个非常高的势垒中，形成双沟道，增强了沟道中2DEG限域性，提高了器件的可靠性。
-
公开(公告)号：CN103713252A
公开(公告)日：2014-04-09
申请号：CN201410005195.9
申请日：2014-01-06
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种GaN基半导体器件欧姆接触高压可靠性的评价方法，包括：在待检测GaN基半导体器件上形成多组传输线测试图形，每组传输线测试图形包括多个相同的、间隔分布的电极；采用金丝将所述多组传输线测试图形串联；获取单组的传输线测试图形与所述待检测GaN基半导体器件的接触电阻和薄层电阻；为串接后的传输线测试图形提供高压应力，再次获取所述接触电阻和薄层电阻，并获取串接后的多组传输线测试图形的伏安特性曲线；根据施加高压应力前后所述接触电阻和薄层电阻的稳定性以及施加高压应力后所述金丝的电子扫描显像图判定所述待检测GaN基半导体器件的欧姆接触高压可靠性。所述检测方法可用于检测GaN基HEMT欧姆接触高压可靠性。
-
公开(公告)号：CN101814100A
公开(公告)日：2010-08-25
申请号：CN200910078557.6
申请日：2009-02-25
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种对采用J-V标准法提取的肖特基势垒高度进行镜像力补偿修正的方法，包括：结合GaN高电子迁移率晶体管器件结构，推导无界面层或者界面层在20埃以内的可视为理想肖特基势垒高度因镜像力而导致的降低量构造关于热平衡态肖特基势垒高度的一元高次函数，并根据正向电压下镜像力影响势垒高度的规律，确定等效势垒降低量来近似代替某一电压范围对势垒降低的累计影响；用MATLAB编程求解一元高次函数的零点，零点中满足大于标准J-V测量获得的势垒高度值的最近值即为修正的肖特基势垒高度值。本发明补偿了由于镜像力导致的势垒高度的降低，合理的获得热平衡态势垒高度，从全新的角度对势垒高度进行修正。
-
公开(公告)号：CN101661877A
公开(公告)日：2010-03-03
申请号：CN200910091630.3
申请日：2009-08-26
Applicant: 中国科学院微电子研究所
IPC: H01L21/18 , H01L29/778
Abstract: 本发明涉及一种提高GaN HEMT退火成功率的方法，属于半导体器件技术领域。所述方法包括：测量GaN HEMT的肖特基反向特性曲线；根据测得的肖特基反向特性曲线，绘制以ln|I|为纵坐标，V r 1/4 为横坐标的电流电压曲线；根据位于小于器件阈值电压区域内的电流电压曲线形状，判断是否对GaN HEMT进行退火。本发明通过根据肖特基反向特性曲线绘制的电流电压曲线，对GaN HEMT退火后其直流特性能否上升进行判断，从而选择性地对器件进行退火，以降低退火后器件失效的数量，提高器件的退火成功率，同时节约了成本。
-
Patent Agency Ranking
公开(公告)号：CN118506831A
公开(公告)日：2024-08-16
申请号：CN202410649438.6
申请日：2024-05-23
Applicant: 中国科学院微电子研究所
Abstract: 本公开提供了一种基于忆阻器件的感存算一体单元。该单元包括：光电忆阻晶体管，用于在入射光的控制下产生光电导，将入射光转换为电信号；编码晶体管，编码晶体管的控制极与光电忆阻晶体管的源极相连接，编码晶体管用于在光电忆阻晶体管源极输出的电信号的控制下，从编码晶体管的漏极输出电流信号，电流信号用于实现神经形态计算；其中，光电忆阻晶体管和编码晶体管均为铁电背栅场效应晶体管。
-
公开(公告)号：CN110890272A
公开(公告)日：2020-03-17
申请号：CN201911163490.6
申请日：2019-11-22
Applicant: 中国科学院微电子研究所
Abstract: 本发明提供了一种氧化铪基铁电薄膜的制备工艺，通过与现行半导体技术相兼容的工艺制备具有铁电性的氧化铪基薄膜，氧化铪基薄膜通过沉积系统沉积在衬底上，然后沉积无机非金属材料薄膜作为氧化铪基薄膜退火前的顶部覆盖层，经快速热退火后，采用腐蚀或者刻蚀工艺去除顶部覆盖层，从而获得具有铁电特性的氧化铪基薄膜。采用无机非金属材料薄膜作为覆盖层，所述无机非金属材料覆盖层典型物质为氧化硅，氮化硅和氧化铝中的一种或几种的组合，铁电薄膜为氧化铪基薄膜。可以应用于半导体器件相关铁电电容器以及铁电存储器、负电容晶体管等器件，可以有效的改善铁电薄膜的工艺兼容性，改善薄膜的剩余极化性能，从而拓展氧化铪基铁电薄膜的应用。
-
公开(公告)号：CN105355549A
公开(公告)日：2016-02-24
申请号：CN201510751699.X
申请日：2015-11-06
Applicant: 中国科学院微电子研究所
CPC classification number: H01L29/401 , H01L29/45
Abstract: 本发明公开了一种SiC基MOSFET器件P型欧姆接触的制备方法，包括：在SiC外延片上依据TLM模版制备欧姆接触传输线测试图形；对TLM测试图形进行测试分析；给出TLM施加应力前后器件欧姆接触电阻率和薄层电阻的变化；对应力后的样品进行SEM测试分析；结合器件欧姆接触在应力前后的参数变化以及SEM测试分析结果，得到SiC基MOSFET器件的欧姆接触。本发明实施例在SiC外延材料上采用Ti/Al合金制作TLM测试图形，获得P型器件欧姆接触的接触电阻率和方块电阻，最终实现对SiC基MOSFET器件欧姆接触的制备，成本低廉，工艺简单，重复性好，可靠性高。
-
公开(公告)号：CN102832102B
公开(公告)日：2015-06-10
申请号：CN201110163890.4
申请日：2011-06-17
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种确定场效应管老化条件的方法、一种场效应管老化方法及一种场效应管筛选方法，可以通过在预设的老化台温度下，为场效应管施加多个不同直流功率，并检测与直流功率对应的峰值结温，从而获得老化台温度、直流功率与峰值结温之间的关系方程式。只需要根据场效应管的最高允许结温，就可以使用所获得的关系方程式确定老化中老化台的温度和需要为场效应管施加的直流功率值，从而实现了场效应管的高效老化。
-
公开(公告)号：CN101707184A
公开(公告)日：2010-05-12
申请号：CN200910303939.4
申请日：2009-07-02
Applicant: 中国科学院微电子研究所
IPC: H01L21/338 , H01L21/8252
Abstract: 本发明公开了一种提高氮化镓基场效应晶体管肖特基势垒的方法，属于半导体材料器件制作技术领域。所述方法包括：对氮化镓基场效应晶体管进行清洗；在氮气保护下对清洗后的所述氮化镓基场效应晶体管进行高温存储。通过本发明，提高了氮化镓基场效应晶体管的肖特基势垒高度，降低了氮化镓基场效应晶体管肖特基的反向漏电，提高了氮化镓基场效应晶体管的功率特性和击穿特性，解决了氮化镓基场效应晶体管在工作中参数漂移的问题，提高了氮化镓基场效应晶体管的稳定性和可靠性。
-
-
-
-
-
-
-
-
-
Search Results
49
records
(took 0.031 seconds)
