公开(公告)号：CN105789048A

公开(公告)日：2016-07-20

申请号：CN201410806998.4

申请日：2014-12-22

Applicant: 中国科学院微电子研究所

Inventor： 徐唯佳 ,  马小龙 ,  殷华湘 ,  周华杰 ,  徐秋霞

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/768

Abstract: 本发明提供了一种半导体器件制造方法，用于叠层晶体管的制造，基于多层Si材料层和多层SiGe材料层交替堆叠组成的叠层结构而形成鳍片，并通过选择性地去除其中的SiGe材料层、形成栅极堆栈，非常方便地形成了以多层Si材料层为沟道区域的叠层晶体管结构。本发明的形成的叠层晶体管结构，相比传统晶体管，具有更高的集成度，同时，由于采用了围栅结构，晶体管的性能也得以提高。另外，本发明的方法与常规CMOS集成电路工艺兼容性好，不需要对常规工艺进行重大改变即可实现。

公开(公告)号：CN104282559A

公开(公告)日：2015-01-14

申请号：CN201310274960.2

申请日：2013-07-02

Applicant: 中国科学院微电子研究所

Inventor： 殷华湘 ,  马小龙 ,  徐唯佳 ,  徐秋霞 ,  朱慧珑

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/10 ,  B82Y10/00

CPC classification number: H01L29/7853 ,  H01L29/7854 ,  H01L29/66439 ,  H01L29/0673 ,  H01L29/78696

Abstract: 本发明公开了一种堆叠纳米线MOS晶体管及其制作方法，包括：由多个纳米线上下层叠构成的串珠状的纳米线堆叠，在衬底上沿第一方向延伸；多个栅极堆叠，沿第二方向延伸并且跨越了每个纳米线堆叠；多个源漏区，位于每个栅极堆叠沿第二方向两侧；多个沟道区，由位于多个源漏区之间的纳米线堆叠构成。依照本发明的堆叠纳米线MOS晶体管及其制作方法，通过多次回刻、侧向刻蚀沟槽并填充，形成了质量良好的串珠状的纳米线堆叠，以较低的成本充分增大导电沟道有效宽度，并且提高了有效导电总截面面积，从而提高驱动电流。

公开(公告)号：CN104282561B

公开(公告)日：2018-11-06

申请号：CN201310275191.8

申请日：2013-07-02

Applicant: 中国科学院微电子研究所

Inventor： 殷华湘 ,  马小龙 ,  徐唯佳 ,  徐秋霞 ,  朱慧珑

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06

Abstract: 本发明公开了一种FinFET器件及其制造方法，包括：多个鳍片结构，在衬底上沿第一方向延伸；多个栅极堆叠，沿第二方向延伸并且跨越了每个鳍片结构；多个源漏区，位于每个栅极堆叠沿第二方向两侧；多个沟道区，由位于多个源漏区之间的鳍片结构构成；其中，每个鳍片结构沿第二方向的侧壁具有多个突起。依照本发明的FinFET器件及其制作方法，在鳍片侧面形成连续突起特别是弧线表面，提高了抑制短沟道效应的能力，同时在同一平面投影面积下增大了沟道有效导电总截面面积，从而提高了器件总体性能。

公开(公告)号：CN104282561A

公开(公告)日：2015-01-14

申请号：CN201310275191.8

申请日：2013-07-02

Applicant: 中国科学院微电子研究所

Inventor： 殷华湘 ,  马小龙 ,  徐唯佳 ,  徐秋霞 ,  朱慧珑

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06

CPC classification number: H01L27/0886 ,  H01L21/30604 ,  H01L21/823431 ,  H01L29/66795 ,  H01L29/7853 ,  H01L29/7854

Abstract: 本发明公开了一种FinFET器件及其制造方法，包括：多个鳍片结构，在衬底上沿第一方向延伸；多个栅极堆叠，沿第二方向延伸并且跨越了每个鳍片结构；多个源漏区，位于每个栅极堆叠沿第二方向两侧；多个沟道区，由位于多个源漏区之间的鳍片结构构成；其中，每个鳍片结构沿第二方向的侧壁具有多个突起。依照本发明的FinFET器件及其制作方法，在鳍片侧面形成连续突起特别是弧线表面，提高了抑制短沟道效应的能力，同时在同一平面投影面积下增大了沟道有效导电总截面面积，从而提高了器件总体性能。

公开(公告)号：CN105742153A

公开(公告)日：2016-07-06

申请号：CN201410766446.5

申请日：2014-12-11

Applicant: 中国科学院微电子研究所

Inventor： 洪培真 ,  殷华湘 ,  徐唯佳 ,  马小龙 ,  徐秋霞 ,  李俊峰 ,  赵超

IPC: H01L21/02 ,  H01L21/336 ,  B82Y40/00

Abstract: 一种形成级联纳米线的方法，包括：步骤1、在衬底上形成硬掩膜图形；步骤2、以硬掩膜图形为掩膜，对衬底执行刻蚀工艺，形成凹陷部和连接部；步骤3、执行氧化工艺，在凹陷部和连接部以及衬底上形成保护层；步骤4、循环多次执行步骤2和步骤3，相邻的连接部之间形成级联纳米线；步骤5、清洗并去除硬掩膜图形。依照本发明的形成级联纳米线的方法，在同一个腔室内交替进行等离子体刻蚀与氧等离子体氧化，与现有的CMOS工艺兼容并且无厚重的侧壁CxFy聚合物，降低了成本、提高了效率。

公开(公告)号：CN105742153B

公开(公告)日：2019-09-24

申请号：CN201410766446.5

申请日：2014-12-11

Applicant: 中国科学院微电子研究所

Inventor： 洪培真 ,  殷华湘 ,  徐唯佳 ,  马小龙 ,  徐秋霞 ,  李俊峰 ,  赵超

IPC: H01L21/02 ,  H01L21/336 ,  B82Y40/00

Abstract: 一种形成级联纳米线的方法，包括：步骤1、在衬底上形成硬掩膜图形；步骤2、以硬掩膜图形为掩膜，对衬底执行刻蚀工艺，形成凹陷部和连接部；步骤3、执行氧化工艺，在凹陷部和连接部以及衬底上形成保护层；步骤4、循环多次执行步骤2和步骤3，相邻的连接部之间形成级联纳米线；步骤5、清洗并去除硬掩膜图形。依照本发明的形成级联纳米线的方法，在同一个腔室内交替进行等离子体刻蚀与氧等离子体氧化，与现有的CMOS工艺兼容并且无厚重的侧壁CxFy聚合物，降低了成本、提高了效率。

公开(公告)号：CN104282560B

公开(公告)日：2018-07-27

申请号：CN201310274977.8

申请日：2013-07-02

Applicant: 中国科学院微电子研究所

Inventor： 殷华湘 ,  马小龙 ,  徐唯佳 ,  徐秋霞 ,  朱慧珑

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/78 ,  H01L29/10 ,  H01L29/423

CPC classification number: H01L29/66795 ,  H01L29/0673 ,  H01L29/42384 ,  H01L29/66439 ,  H01L29/78696

Abstract: 本发明公开了种堆叠纳米线MOS晶体管及其制作方法,包括:多个纳米线堆叠,在衬底上沿第方向延伸;多个栅极堆叠,沿第二方向延伸并且跨越了每个纳米线堆叠;多个源漏区,位于每个栅极堆叠沿第二方向两侧;多个沟道区,由位于多个源漏区之间的纳米线堆叠构成;其中多个纳米线堆叠为级联的多个纳米线构成的堆叠。依照本发明的堆叠纳米线MOS晶体管及其制作方法,通过多次回刻、侧向刻蚀沟槽并填充,形成了质量良好的级联的纳米线堆叠,以较低的成本充分增大导电沟道有效宽度,并且提高了有效导电总截面面积,从而提高驱动电流。

公开(公告)号：CN105845726A

公开(公告)日：2016-08-10

申请号：CN201510018931.9

申请日：2015-01-14

Applicant: 中国科学院微电子研究所

Inventor： 徐唯佳 ,  马小龙 ,  殷华湘 ,  许淼 ,  朱慧珑

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明公开了一种全包围栅场效应晶体管的制造方法，包括：提供SOI衬底，顶层硅中形成有鳍；在鳍上形成伪栅器件，并覆盖伪栅极两侧形成层间介质层；去除伪栅极，以形成开口；去除开口下部分厚度的埋氧层，以释放开口中的鳍；在开口中形成包围鳍的栅极。该方法与现有的器件集成工艺相兼容，无需额外的支撑部件，易于提高集成度。

公开(公告)号：CN105826382A

公开(公告)日：2016-08-03

申请号：CN201510012599.5

申请日：2015-01-09

Applicant: 中国科学院微电子研究所

Inventor： 徐唯佳 ,  殷华湘 ,  马小龙 ,  许淼

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/304

Abstract: 半导体器件制造方法。本发明提供了一种FinFET制造方法，其中，形成隔离绝缘层之后的第一次平坦化工艺并不暴露出鳍片结构，而是在随后的HKMG和接触层形成的过程之中，分别对隔离绝缘层进行回刻蚀，以暴露出FinFET的沟道区域和源漏区域；由于鳍片结构在回刻蚀工艺之前均被隔离介质层完全覆盖包围，因而能够避免鳍片结构在随后工艺过程中受到损伤，完整地保存了鳍片形貌，提高了整个工艺稳定性和可控性，也提高了器件良率。

公开(公告)号：CN104282560A

公开(公告)日：2015-01-14

申请号：CN201310274977.8

申请日：2013-07-02

Applicant: 中国科学院微电子研究所

Inventor： 殷华湘 ,  马小龙 ,  徐唯佳 ,  徐秋霞 ,  朱慧珑

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/78 ,  H01L29/10 ,  H01L29/423

CPC classification number: H01L29/66795 ,  H01L29/0673 ,  H01L29/42384 ,  H01L29/66439 ,  H01L29/78696

Abstract: 本发明公开了一种堆叠纳米线MOS晶体管及其制作方法，包括：多个纳米线堆叠，在衬底上沿第一方向延伸；多个栅极堆叠，沿第二方向延伸并且跨越了每个纳米线堆叠；多个源漏区，位于每个栅极堆叠沿第二方向两侧；多个沟道区，由位于多个源漏区之间的纳米线堆叠构成；其中多个纳米线堆叠为级联的多个纳米线构成的堆叠。依照本发明的堆叠纳米线MOS晶体管及其制作方法，通过多次回刻、侧向刻蚀沟槽并填充，形成了质量良好的级联的纳米线堆叠，以较低的成本充分增大导电沟道有效宽度，并且提高了有效导电总截面面积，从而提高驱动电流。