-
公开(公告)号：CN105099407B
公开(公告)日：2017-12-15
申请号：CN201510573327.2
申请日：2015-09-10
申请人： 中国人民解放军国防科学技术大学
IPC分类号： H03K3/3562
摘要： 一种具有异步复位功能的脉冲型D触发器，包括脉冲产生单元、数据传输单元和带异步复位功能的保持电路。该触发器的三个输入端分别是数据线信号输入端、时钟信号输入端和异步复位信号输入端；该触发器的输出端输出输出信号Q，当异步复位信号RD无效时，输出信号Q与数据线信号D具有相同的相位；当异步复位信号RD有效时，输出信号Q则复位为低电平，并且是和时钟信号CK无关的异步信号。本发明消除了从电源到地的电流通路，因此在复位时不会出现竞争，同时还实现了异步复位，可以初始化触发器的输出值，也可在系统出现错误的时候对触发器进行复位操作，重新开始工作。由于该触发器相对于传统型触发器减少了一级锁存器，使得其时序有了很大的改善。
-
公开(公告)号：CN106209077A
公开(公告)日：2016-12-07
申请号：CN201610580818.4
申请日：2016-07-21
申请人： 中国人民解放军国防科学技术大学
CPC分类号： H03L7/0814 , H03L7/089
摘要： 本发明公开了一种基于PI型CDR数字滤波器的加固方法，目的是解决基于PI型CDR中数字滤波电路容易受到空间高能粒子的影响，进而引起相位插值系数异常的问题。技术方案是引入包含回退判断模块和选择器的加固电路对数字滤波器的相位追踪累加器输出的current_state和寄存器组输出的last_state进行监测，对监测的结果实施判断。若监测到异常的current_state，则寄存器组的输出维持其上一时钟周期的值不变。采用本发明可以在不引入额外延时的前提下对传播到相位追踪累加器输出端的单粒子效应进行有效地监测并实施回退，避免了单粒子效应对寄存器组的输出即最终相位插值系数造成影响。
-
公开(公告)号：CN105811935A
公开(公告)日：2016-07-27
申请号：CN201610124947.2
申请日：2016-03-06
申请人： 中国人民解放军国防科学技术大学
IPC分类号： H03K5/19 , G01R29/02 , G01R29/027
CPC分类号： H03K5/19 , G01R29/023 , G01R29/0273
摘要： 本发明公开了基于动态输入向量的片上SET脉冲测试方法，目的是提供一种与电路实际工作环境更为接近的片上SET脉冲测试方法。技术方案是：1.设计基于动态输入向量的片上SET脉冲测试电路；2.对基于动态输入向量的片上SET脉冲测试电路上电，在反相器链的输入端加载一个动态输入向量；3.将基于动态输入向量的片上SET脉冲测试电路置于粒子辐射环境中，测试SET脉冲，最终在外部主机端口得到动态输入向量下电路产生的SET脉冲。本发明相比于现有片上SET脉冲测试方法，测得的SET脉冲个数、每个SET脉冲的宽度以及SET脉冲的平均宽度等与电路在实际工作过程中受到单粒子轰击时所产生的SET脉冲更为接近，从而使得测试结果更具指导意义，降低集成电路软错误率分析的难度。
-
公开(公告)号：CN104766626A
公开(公告)日：2015-07-08
申请号：CN201510133547.3
申请日：2015-03-25
申请人： 中国人民解放军国防科学技术大学
IPC分类号： G11C11/413
摘要： 本发明公开了一种具有列选和写位线共享的可复位静态随机存储单元，目的是解决可复位SRAM单元在复位时存在竞争、版图面积和功耗较大的问题。本发明由写电路、带复位端存储单元和读电路组成，写电路由四个NMOS管组成，输入端为WBL、WBLB、WWL和CWL，输出端为Q和QB；带复位端存储单元由一个与非门和一个反相器组成，输入端是RESET和Q，输入输出端是QB；当写电路工作时，QB是带复位存储单元的输入端，带复位端存储单元通过QB获得写数据；当读电路工作时，QB是带复位存储单元的输出端，通过QB将读数据传输给读电路。读电路由2个NMOS管组成，通过RWL接收读信号，通过QB接收数据，通过RBL将读数据输出。本发明在复位时不会出现竞争，且减小了面积和功耗。
-
公开(公告)号：CN105071789B
公开(公告)日：2017-08-25
申请号：CN201510570570.9
申请日：2015-09-09
申请人： 中国人民解放军国防科学技术大学
IPC分类号： H03K3/02
摘要： 一种带有扫描结构的三级伪单相时钟触发器，由控制信号产生电路、数据产生电路、第二级动态电路和数据输出电路四个部分组成，触发器有四个输入端和一个输出端，触发器的四个输入端分别是数据线信号输入端、时钟信号输入端、扫描输入端和选择信号输入端。本发明采用了三级动态电路的结构，TCK‑Q和Tsetup要优于传统主从D触发器，其保持时间Thold也比较小,优于脉冲型D触发器；在数据产生电路中，由于第二级动态电路的输出端NET2控制的第三NMOS管与下拉网络串联的存在，在翻转过程中，不会出现像现有技术可扫描的D触发器一样的竞争；伪单相时钟CKBB的使用，不仅可以消除专利中D触发器输出的一个0‑1‑0的较大的毛刺，还能平衡触发器传低电平和传高电平的速度。
-
公开(公告)号：CN106230384A
公开(公告)日：2016-12-14
申请号：CN201610557605.X
申请日：2016-07-15
申请人： 中国人民解放军国防科学技术大学
IPC分类号： H03B5/12
CPC分类号： H03B5/1206 , H03B5/1231 , H03B5/1271
摘要： 本发明公开了一种可编程的低噪声压控振荡器，包括偏置电路、数控电流舵组和电流控制振荡器；所述偏置电路与数控电流舵组连接，数控电流舵组与电流控制振荡器连接。本发明具有可有效抑制来自电源的噪声以及降低VCO内部噪声，提高振荡器的噪声性能，采用可编程调节的电流信号，使得电流控制振荡器可获得不同的增益，可以在具有相同调节电压的范围内获得更宽的输出频率调节范围，可提供具有更宽频率范围和更好抖动性的时钟信号等优点。
-
公开(公告)号：CN106230384B
公开(公告)日：2019-07-05
申请号：CN201610557605.X
申请日：2016-07-15
申请人： 中国人民解放军国防科学技术大学
IPC分类号： H03B5/12
摘要： 本发明公开了一种可编程的低噪声压控振荡器，包括偏置电路、数控电流舵组和电流控制振荡器；所述偏置电路与数控电流舵组连接，数控电流舵组与电流控制振荡器连接。本发明具有可有效抑制来自电源的噪声以及降低VCO内部噪声，提高振荡器的噪声性能，采用可编程调节的电流信号，使得电流控制振荡器可获得不同的增益，可以在具有相同调节电压的范围内获得更宽的输出频率调节范围，可提供具有更宽频率范围和更好抖动性的时钟信号等优点。
-
公开(公告)号：CN104639116B
公开(公告)日：2016-03-30
申请号：CN201510061549.6
申请日：2015-02-06
申请人： 中国人民解放军国防科学技术大学
摘要： 一种高速低功耗多阈值同步置位复位D型触发器，包括：低功耗控制电路，接收低功耗控制输入信号slp，对低功耗控制输入信号slp进行缓冲处理后分别输出信号；置位控制电路，接收同步置位输入信号set，对同步置位输入信号set进行缓冲处理后分别输出信号：s和ns；主锁存器，接收数据信号d、正相时钟输入信号clk、反相时钟输入信号nclk、同步复位输入信号r、及信号sleep、nsleep、s和ns；主锁存器对数据信号d进行锁存处理后输出信号qt；从锁存器，用来接收信号qt以及正相时钟输入信号clk、反相时钟输入信号nclk；从锁存器对信号qt进行锁存处理后分别输出信号：第一输出信号q和第二输出信号nq。本发明具有结构简单、可提高传输效率、降低静态漏电流和功耗等优点。
-
公开(公告)号：CN105099407A
公开(公告)日：2015-11-25
申请号：CN201510573327.2
申请日：2015-09-10
申请人： 中国人民解放军国防科学技术大学
IPC分类号： H03K3/3562
摘要： 一种具有异步复位功能的脉冲型D触发器，包括脉冲产生单元、数据传输单元和带异步复位功能的保持电路。该触发器的三个输入端分别是数据线信号输入端、时钟信号输入端和异步复位信号输入端；该触发器的输出端输出信号Q，当异步复位信号RD无效时，输出信号Q与数据线信号D具有相同的相位；当异步复位信号RD有效时，输出信号Q则复位为低电平，并且是和时钟信号CK无关的异步信号。本发明消除了从电源到地的电流通路，因此在复位时不会出现竞争，同时还实现了异步复位，可以初始化触发器的输出值，也可在系统出现错误的时候对触发器进行复位操作，重新开始工作。由于该触发器相对于传统型触发器减少了一级锁存器，使得其时序有了很大的改善。
-
公开(公告)号：CN102662637A
公开(公告)日：2012-09-12
申请号：CN201210089913.6
申请日：2012-03-30
申请人： 中国人民解放军国防科学技术大学
IPC分类号： G06F9/38
摘要： 本发明公开了一种超长指令字处理器指令发射方法，目的是减小待发射指令选择逻辑的逻辑级数，减少指令发射的延时。技术方案是先改进指令发射部件，即增加一个指令ID扩展逻辑，对指令缓冲区的位宽进行扩充，修改待发射指令选择逻辑，使得指令发射部件具有指令ID扩展和ID匹配功能；然后采用改进后的指令发射部件进行指令发射，即为取指包中的每条指令扩展一个ID，指令缓冲区存储ID扩展之后的取指包，待发射指令选择逻辑从指令缓冲区中选择可供发射的指令，并将其送至指令发射交叉开关，指令发射交叉开关将有效的待发射指令传送至相应的功能部件。采用本发明可消除串行相关性，简少待发射指令选择逻辑的逻辑级数，减少指令发射的延时。
-
-
-
-
-
-
-
-
-
搜索结果
16 条记录 (耗时 0.048 秒)
