一种抗辐照双模式的锁相环电路

    公开(公告)号:CN107241093B

    公开(公告)日:2020-12-01

    申请号:CN201710368082.9

    申请日:2017-05-23

    IPC分类号: H03L7/087

    摘要: 本发明公开一种抗辐照双模式的锁相环电路,包括压控振荡器以及电荷泵,还包括:两个分频鉴相电路模块,分别与压控振荡器的输出端连接,每个分频鉴相电路模块包括依次连接的分频器单元、鉴频鉴相器,分频器单元接入压控振荡器的输出信号进行分频,分频后信号经过鉴频鉴相器输出一组控制信号;逻辑电路模块,用于分别接收两个分频鉴相电路模块输出的两组控制信号,产生最终的多路控制信号输出;电荷泵控制开关模块,与电荷泵连接,包括多个控制开关,各个控制开关分别接收逻辑电路模块输出的各路控制信号以控制电荷泵的开断。本发明能够实现错误信号的自纠正,具有抗辐照功能,且结构简单、功耗小,并能够消除辐照效应对电路的影响等优点。

    一种针对轰击NMOS晶体管无面积开销的单粒子瞬态加固方法

    公开(公告)号:CN106876383B

    公开(公告)日:2019-08-09

    申请号:CN201710001483.0

    申请日:2017-01-03

    IPC分类号: H01L27/02

    摘要: 本发明公开了一种针对轰击NMOS晶体管无面积开销的单粒子瞬态加固方法,目的是解决针对轰击NMOS晶体管的单粒子瞬态加固技术面积开销较大的问题。技术方案是断开衬底接触、PMOS晶体管与NMOS晶体管之间的金属连接;沿着栅极延伸方向移动NMOS晶体管有源区,使得NMOS晶体管有源区和N阱的间距达到半导体代工厂提供的设计规则规定的最小间距,将NMOS有源区移动的距离记为L;将栅极长度减小L,使得多晶硅超出NMOS有源区的长度与常规版图一致;恢复衬底接触、PMOS晶体管与NMOS晶体管之间的金属连接。采用本发明加固后的集成电路版图在粒子轰击NMOS晶体管时,可以加快NMOS晶体管中粒子沉积电荷的释放,减小单粒子瞬态脉宽;且本发明仅涉及晶体管版图位置的改变,没有面积开销。

    抗单粒子翻转的高速可置位和复位的扫描结构D触发器

    公开(公告)号:CN105897222B

    公开(公告)日:2019-04-05

    申请号:CN201610194892.2

    申请日:2016-03-31

    IPC分类号: H03K3/3562

    摘要: 本发明公开了一种抗单粒子翻转的高速可置位和复位的扫描结构D触发器,包括时钟脉冲产生电路、扫描控制缓冲电路、复位缓冲电路、加固双互锁型锁存器和输出缓冲电路,六个输入端:时钟信号输入端CK、数据信号输入端D、扫描控制信号输入端SE、扫描数据输入端SI、置位信号输入端SN和复位信号输入端RN;两个输出端:Q和QN,Q和QN输出一对相反的数据信号。与传统的主从型触发器相比,本发明借助时钟脉冲产生电路省去了一级锁存器,使得从输入到输出的时间减少,可以减少触发器的建立时间,给关键路径提供了时序余量,消除了大部分的时序违反问题,达到优化关键路径上时序的目的。

    一种抗单粒子瞬变的加固电荷泵结构

    公开(公告)号:CN104600979B

    公开(公告)日:2017-07-18

    申请号:CN201410782987.7

    申请日:2014-12-17

    IPC分类号: H02M3/07

    摘要: 本发明公开了一种抗单粒子瞬变的加固电荷泵结构,目的是提供一种抗SET能力强且对电源噪声敏感性低的新结构电荷泵。本发明由偏置电路、两个抗辐射加固电荷泵电流源开关支路、单位增益放大器、滤波器组成;四个输入端分别与鉴频鉴相器的输出信号UP、N_UP、DN和N_DN相连;一个输出信号端连接压控振荡器VCO,作为VCO的控制电压Vc;偏置电路由两级半边复制电路组成,两级半边复制电路均由三个PMOS管和三个NMOS管组成;两个抗辐射加固电荷泵电流源开关支路均由四个PMOS管、四个NMOS管和两个无源电阻组成。本发明在两个电荷泵电流源开关支路中引入了无源电阻的加固设计,提高了电荷泵的抗SET能力,且对电源噪声的抑制效果优于电压型电荷泵。

    一种扫描链重定序方法
    7.
    发明公开

    公开(公告)号:CN106874601A

    公开(公告)日:2017-06-20

    申请号:CN201710089815.5

    申请日:2017-02-20

    IPC分类号: G06F17/50

    摘要: 本发明实施例公开了一种扫描链重定序方法,应用于集成电路扫描测试技术领域。本发明实施例中,对构成扫描链的寄存器按照时钟树延迟由大到小进行排序,之后对排序进行分段、重组,对重组之后的扫描链进行链长计算、调整直至链长较短。本发明实施例能够将寄存器之间的时钟偏差考虑进来,可以在满足相邻寄存器之间的保持时间约束的情况下,尽量减少插入缓冲器的数目,可以减小扫描链占用的面积,缓解布线拥塞的问题,降低电路的整体功耗。对扫描链的测试时间和扫描覆盖率没有副作用,对设计的流程影响比较小。

    一种基于PI型CDR数字滤波器的加固方法

    公开(公告)号:CN106209077A

    公开(公告)日:2016-12-07

    申请号:CN201610580818.4

    申请日:2016-07-21

    IPC分类号: H03L7/081 H03L7/089

    CPC分类号: H03L7/0814 H03L7/089

    摘要: 本发明公开了一种基于PI型CDR数字滤波器的加固方法,目的是解决基于PI型CDR中数字滤波电路容易受到空间高能粒子的影响,进而引起相位插值系数异常的问题。技术方案是引入包含回退判断模块和选择器的加固电路对数字滤波器的相位追踪累加器输出的current_state和寄存器组输出的last_state进行监测,对监测的结果实施判断。若监测到异常的current_state,则寄存器组的输出维持其上一时钟周期的值不变。采用本发明可以在不引入额外延时的前提下对传播到相位追踪累加器输出端的单粒子效应进行有效地监测并实施回退,避免了单粒子效应对寄存器组的输出即最终相位插值系数造成影响。

    抗单粒子翻转和单粒子瞬态可同步复位扫描结构D触发器

    公开(公告)号:CN103825585B

    公开(公告)日:2016-10-05

    申请号:CN201310674467.X

    申请日:2013-12-11

    IPC分类号: H03K3/3562

    摘要: 本发明公开了抗单粒子翻转和单粒子瞬态可同步复位扫描结构D触发器,目的是解决可同步复位的扫描结构D触发器抗单粒子翻转和单粒子瞬态能力不高的问题。本发明由缓冲电路、扫描控制缓冲电路、同步复位缓冲电路、时钟电路、主锁存器、从锁存器和反相器电路组成。主锁存器和从锁存器为冗余加固的锁存器。主锁存器和从锁存器串联,并均与时钟电路连接。主锁存器还与缓冲电路、扫描控制缓冲电路、同步复位缓冲电路相连,从锁存器还与反相器电路相连。分离主锁存器和从锁存器中互为冗余的C2MOS电路提高了抗单粒子翻转的能力。缓冲器电路使得在持续时间较长的单粒子瞬态脉冲下不发生错误,双模冗余通路增加了抗单粒子瞬态的能力。

    基于动态输入向量的片上SET脉冲测试方法

    公开(公告)号:CN105811935A

    公开(公告)日:2016-07-27

    申请号:CN201610124947.2

    申请日:2016-03-06

    IPC分类号: H03K5/19 G01R29/02 G01R29/027

    摘要: 本发明公开了基于动态输入向量的片上SET脉冲测试方法,目的是提供一种与电路实际工作环境更为接近的片上SET脉冲测试方法。技术方案是:1.设计基于动态输入向量的片上SET脉冲测试电路;2.对基于动态输入向量的片上SET脉冲测试电路上电,在反相器链的输入端加载一个动态输入向量;3.将基于动态输入向量的片上SET脉冲测试电路置于粒子辐射环境中,测试SET脉冲,最终在外部主机端口得到动态输入向量下电路产生的SET脉冲。本发明相比于现有片上SET脉冲测试方法,测得的SET脉冲个数、每个SET脉冲的宽度以及SET脉冲的平均宽度等与电路在实际工作过程中受到单粒子轰击时所产生的SET脉冲更为接近,从而使得测试结果更具指导意义,降低集成电路软错误率分析的难度。