一种基于IGZO薄膜晶体管的反相器及其制备方法

    公开(公告)号:CN114899196A

    公开(公告)日:2022-08-12

    申请号:CN202210669888.2

    申请日:2022-06-14

    Abstract: 本发明提供了一种基于IGZO薄膜晶体管的反相器及其制备方法,该方法包括:获取衬底;在衬底上形成栅电极层;在栅电极层上形成栅极介电层;在栅极介电层上形成IGZO有源层;在IGZO有源层上形成源极、漏极;对IGZO有源层进行局部氢等离子体处理。通过氢等离子体处理工艺实现氢掺杂,使反相器上拉网络中的n型增强型IGZO薄膜晶体管转变为n型耗尽型IGZO薄膜晶体管,相比于将栅漏短接的n型增强型IGZO薄膜晶体管作为上拉器件的反相器,本发明提供的反相器具有更高的增益和更大的摆幅;与此同时,该工艺简单快捷,便于操作,反应所用的气体源易获取,满足大规模工业生产的需求量。

    一种基于IGZO薄膜晶体管的基准电压源及其制备方法

    公开(公告)号:CN114883416A

    公开(公告)日:2022-08-09

    申请号:CN202210669192.X

    申请日:2022-06-14

    Abstract: 本发明提供一种基于IGZO薄膜晶体管的基准电压源的制备方法,包括:获取衬底;在衬底上形成栅电极层;在栅电极层上形成栅极介电层;在栅极介电层上形成IGZO有源层;在IGZO有源层上形成源极、漏极;通过对薄膜晶体管的IGZO有源层进行局部氢等离子体处理,形成耗尽型薄膜晶体管。通过氢等离子体处理工艺实现氢掺杂,提升沟道载流子浓度,使n型增强型IGZO薄膜晶体管转变为n型耗尽型IGZO薄膜晶体管,该工艺简便快捷、兼容性好,易于实现大规模生产。本发明还提供了一种基于IGZO薄膜晶体管的基准电压源,包括电流源子电路与基准电压子电路,对传统CMOS拓扑结构进行了改进,创新地利用增强型、耗尽型两种工作模式的n型IGZO薄膜晶体管实现低线性灵敏度的基准电压源。

    基于IGZO薄膜晶体管的低压差线性稳压器及其制备方法

    公开(公告)号:CN116525684A

    公开(公告)日:2023-08-01

    申请号:CN202310595665.0

    申请日:2023-05-25

    Abstract: 本发明提供一种基于IGZO薄膜晶体管的低压差线性稳压器及其制备方法。制备方案包括:获取衬底;在所述衬底上形成栅电极层;在所述栅电极层上形成栅极介电层;在所述栅极介电层上形成IGZO有源层;在所述栅极介电层上形成通孔;在所述IGZO有源层上形成源极、漏极;对部分薄膜晶体管的IGZO有源层进行局部氢等离子体处理,形成耗尽型薄膜晶体管。本发明还提供了一种基于IGZO薄膜晶体管的LDO电路,包括基准电压子电路,误差放大子电路和调整管及反馈网络。对传统CMOS拓扑结构进行了改进,创新地利用增强型、耗尽型两种工作模式的n型IGZO薄膜晶体管实现一种柔性电源管理模块的方案和思想。

    基于氧化物半导体薄膜晶体管的像素驱动电路及驱动方法

    公开(公告)号:CN119763482A

    公开(公告)日:2025-04-04

    申请号:CN202411924190.6

    申请日:2024-12-25

    Applicant: 东南大学

    Abstract: 本发明公开了一种基于氧化物半导体薄膜晶体管的像素驱动电路及驱动方法,包括PWM模块和与PWM模块连接的恒流驱动模块,在PWM模块中,使用高增益的逆变器提高电路响应速度,在恒流驱动模块,使用高载流子迁移率的沟道材料的驱动晶体管提高电路的电流能力,同时PWM模块和恒流驱动模块均包括阈值补偿电路,减小器件特性退化对电路性能的影响。本发明通过PWM调制和阈值电压补偿,在保证显示颜色不发生偏移的同时实现对显示亮度的控制,提高显示质量。

    一种高功率密度IGZO薄膜晶体管

    公开(公告)号:CN113270479A

    公开(公告)日:2021-08-17

    申请号:CN202110544979.9

    申请日:2021-05-19

    Applicant: 东南大学

    Abstract: 本发明涉及一种高功率密度IGZO薄膜晶体管,该薄膜晶体管包括:第一基底、第二基底;第二基底位于第一基底上;栅电极,位于所述第二基底上;第一层栅介电层位于所述栅电极之上的一端;第二层栅介电层位于所述栅电极之上,其一端覆盖住第一层栅介电层,二者构成“阶梯型”栅介电层;铟镓锌氧化物IGZO有源层,位于所述“阶梯型”栅介电层上并覆盖住第一层栅介电层和第二层栅介电层;第一源电极、第二漏电极,位于铟镓锌氧化物IGZO有源层上相对两侧,其中第二漏电极位于第一层栅介电层之上方一侧,第一源电极位于远离第一层栅介电层的另一侧。与传统的提升薄膜晶体管栅介电层尺寸的方法相比,该薄膜晶体管可以显著提升功率密度。

Patent Agency Ranking