公开(公告)号：CN113035708A

公开(公告)日：2021-06-25

申请号：CN202011472515.3

申请日：2020-12-15

Applicant: 东京毅力科创株式会社

Inventor： 西出大亮 ,  胜沼隆幸

IPC: H01L21/311 ,  H01J37/305

Abstract: 本发明提供一种基片处理方法和基片处理装置。基片处理方法包括提供基片的步骤、形成保护膜的步骤和蚀刻的步骤。提供基片的步骤提供基片，该基片具有被蚀刻膜、形成于被蚀刻膜之上的第1掩模和以覆盖第1掩模的至少一部分的方式形成的第2掩模。形成保护膜的步骤利用由第1气体生成的等离子体，在第2掩模的侧壁形成保护膜。蚀刻的步骤利用由第2气体生成的等离子体，蚀刻被蚀刻膜。根据本发明，能够抑制层叠的掩模的损耗。

公开(公告)号：CN112599414A

公开(公告)日：2021-04-02

申请号：CN202010994040.8

申请日：2020-09-21

Applicant: 东京毅力科创株式会社

Inventor： 胜沼隆幸 ,  西出大亮

IPC: H01L21/3065 ,  H01J37/32

Abstract: 本发明提供能够提高蚀刻处理中的选择比的基片处理方法、半导体器件的制造方法和等离子体处理装置。一个示例的实施方式的基片处理方法包括a)步骤和b)步骤。a)是将具有第一区域和第二区域的基片提供到腔室内的步骤。b)是通过从第一处理气体生成第一等离子体以在第一区域和第二区域上形成沉积膜的步骤。第一处理气体是包括含有碳原子及氟原子的第一气体和含有硅原子的第二气体的混合气体。

公开(公告)号：CN119256390A

公开(公告)日：2025-01-03

申请号：CN202380042176.0

申请日：2023-05-30

Applicant: 东京毅力科创株式会社

Inventor： 佐佐木凛 ,  细谷正德 ,  千叶祐毅 ,  伊藤骏 ,  西出大亮 ,  大类贵俊 ,  斋藤悠人

IPC: H01L21/3065

Abstract: 所公开的蚀刻方法包括：工序(a)，在腔室内准备基板；工序(b)，在基板上形成沉积物；工序(c)，通过从由处理气体生成的等离子体向沉积物供给离子，对沉积物进行改性；及工序(d)，在工序(c)之后，使用等离子体对电介质膜进行蚀刻。基板包括电介质膜和掩模。沉积物从由处理气体生成的等离子体被供给，该处理气体包含含有氟及碳的气体成分。工序(c)中的源高频电力的功率水平为工序(b)中的源高频电力的功率水平以下。工序(c)中的电偏压的水平高于工序(b)中的电偏压的水平，或者在工序(b)中不供给电偏压。工序(d)中的电偏压的水平高于工序(c)中的电偏压的水平。

公开(公告)号：CN111508831B

公开(公告)日：2024-03-26

申请号：CN202010045816.1

申请日：2020-01-16

Applicant: 东京毅力科创株式会社

Inventor： 西出大亮 ,  久松亨 ,  石川慎也

IPC: H01L21/3065 ,  H01J37/32

Abstract: 本发明提供一种膜的蚀刻方法。一个实施方式的蚀刻方法包括在基片上形成含硅层的步骤。基片具有膜和掩模。含硅层由使用含有硅的前体气体的等离子体处理形成。含硅层包括硅、碳和氮。蚀刻方法还包括进行膜的等离子体蚀刻的步骤。从在基片上形成含硅层的步骤的开始时刻到进行膜的等离子体蚀刻的步骤的结束时刻的期间中，基片配置在减压了的环境下。由此，能够在掩模上形成与硅氧化层不同的层来对膜进行蚀刻。

公开(公告)号：CN108293292B

公开(公告)日：2020-08-18

申请号：CN201780004093.7

申请日：2017-03-07

Applicant: 东京毅力科创株式会社

Inventor： 森嶋雅人 ,  岩渕胜彦 ,  布濑晓志 ,  藤本円华 ,  西出大亮

IPC: H05H1/46 ,  C23C16/509 ,  H01L21/31 ,  H01L21/316 ,  H01L21/312

Abstract: 等离子电极(30)具备中间电极板(60)、接地板(40)以及被配置在中间电极板(60)与接地板(40)之间的中间绝缘板(50)。中间电极板(60)的凸部(61)被配置于接地板(40)的贯通孔(42)以及中间绝缘板(50)的贯通孔(52)的内侧。被设置在凸部(61)的中心轴的贯通孔(62)或者被设置在贯通孔(42)的周围的贯通孔(41)的任意一方将第一处理气体向接地板(40)的下方排出。贯通孔(62)或者贯通孔(41)的任意另一方排出接地板(40)的下方的气体。凸部(61)的周围的第二流路对凸部(61)的外侧壁与贯通孔(42)的内侧壁之间的间隙供给经由第一流路(68)所供给的第二处理气体。供给到该间隙的第二处理气体通过施加到中间电极板(60)的高频电力而在该间隙内被等离子化。

公开(公告)号：CN111508831A

公开(公告)日：2020-08-07

申请号：CN202010045816.1

申请日：2020-01-16

Applicant: 东京毅力科创株式会社

Inventor： 西出大亮 ,  久松亨 ,  石川慎也

IPC: H01L21/3065 ,  H01J37/32

Abstract: 本发明提供一种膜的蚀刻方法。一个实施方式的蚀刻方法包括在基片上形成含硅层的步骤。基片具有膜和掩模。含硅层由使用含有硅的前体气体的等离子体处理形成。含硅层包括硅、碳和氮。蚀刻方法还包括进行膜的等离子体蚀刻的步骤。从在基片上形成含硅层的步骤的开始时刻到进行膜的等离子体蚀刻的步骤的结束时刻的期间中，基片配置在减压了的环境下。由此，能够在掩模上形成与硅氧化层不同的层来对膜进行蚀刻。

公开(公告)号：CN108293292A

公开(公告)日：2018-07-17

申请号：CN201780004093.7

申请日：2017-03-07

Applicant: 东京毅力科创株式会社

Inventor： 森嶋雅人 ,  岩渕胜彦 ,  布濑晓志 ,  藤本円华 ,  西出大亮

IPC: H05H1/46 ,  C23C16/509 ,  H01L21/31 ,  H01L21/316 ,  H01L21/312

Abstract: 等离子电极(30)具备中间电极板(60)、接地板(40)以及被配置在中间电极板(60)与接地板(40)之间的中间绝缘板(50)。中间电极板(60)的凸部(61)被配置于接地板(40)的贯通孔(42)以及中间绝缘板(50)的贯通孔(52)的内侧。被设置在凸部(61)的中心轴的贯通孔(62)或者被设置在贯通孔(42)的周围的贯通孔(41)的任意一方将第一处理气体向接地板(40)的下方排出。贯通孔(62)或者贯通孔(41)的任意另一方排出接地板(40)的下方的气体。凸部(61)的周围的第二流路对凸部(61)的外侧壁与贯通孔(42)的内侧壁之间的间隙供给经由第一流路(68)所供给的第二处理气体。供给到该间隙的第二处理气体通过施加到中间电极板(60)的高频电力而在该间隙内被等离子化。