-
公开(公告)号：CN118226578A
公开(公告)日：2024-06-21
申请号：CN202211648381.5
申请日：2022-12-21
Applicant: 上海集成电路研发中心有限公司 , 张江国家实验室
Abstract: 本发明提供了一种硅光器件及其制造方法，所述硅光器件包括依次设置的衬底、第一埋氧层、绝缘介质层、互连结构、前道硅化物波导、后道硅化物波导和绝缘连接层。所述前道硅化物波导和所述后道硅化物波导分别设置于所述绝缘介质层底部和顶部内，所述前道硅化物波导和所述后道硅化物波导中的一个靠近所述互连结构设置，另一个远离所述互连结构设置，所述绝缘连接层分别与所述后道硅化物波导和所述前道硅化物波导相接触且折射率大于所述绝缘介质层的折射率且小于等于所述前道硅化物波导和所述后道硅化物波导中折射率最小的硅化物波导，使得无需衬底掏空工艺或使用小模场透镜光纤就能够将光从后道硅化物波导进入前道硅化物波导中，有利于简化加工工艺。
-
公开(公告)号：CN118226577A
公开(公告)日：2024-06-21
申请号：CN202211648361.8
申请日：2022-12-21
Applicant: 上海集成电路研发中心有限公司 , 张江国家实验室
Abstract: 本发明提供了一种硅光器件及其制造方法。所述硅光器件包括衬底、第一埋氧层、绝缘介质层、前道硅化物波导、后道硅化物波导和环状反射层。所述前道硅化物波导和所述后道硅化物波导分别设置于所述绝缘介质层底部内和所述绝缘介质层顶部内，所述绝缘介质层内设置所述环状反射层，所述前道硅化物波导的一端部和所述后道硅化物波导的一端部与所述环状反射层的镂空区域相对应设置，所述后道硅化物波导自所述后道硅化物波导的一端部起沿远离所述前道硅化物波导的一端部的方向延伸，使得无需衬底掏空工艺或使用小模场透镜光纤就能够将光从所述后道硅化物波导经所述环状反射层进入前道硅化物波导并有利于减小串扰和增加耦合效率。
-
公开(公告)号：CN111340753A
公开(公告)日：2020-06-26
申请号：CN201911388824.X
申请日：2019-12-30
Applicant: 上海集成电路研发中心有限公司 , 上海先综检测有限公司
Abstract: 本发明提供一种晶圆检测装置、数据处理方法及存储介质，该装置包括检测目标图像生成单元和数据处理单元，数据处理单元包括预处理模块和降噪模块，预处理模块包括光刻模拟器和噪声功率谱提取模块，布图光刻模拟器对作为检测对象的设计结果的晶圆版图布图数据进行模拟仿真计算，得到全信号功率谱Ps+n(u,v)；噪声功率谱取模块得到包含噪声信号的检测目标图像的全信号功率谱Ps+n(u,v)，并根据全信号功率谱Ps+n(u,v)使用功率谱Ps(u,v)来得到噪声功率谱Pn(u,v)；降噪模块根据信噪比要求确定降噪过滤器类型及其特征函数值，将特征函数值、噪声功率谱Pn(u,v)和功率谱Ps(u,v)作为输入，得到降噪过滤器的系统参数，并通过系统参数构成降噪过滤器，以得到去除噪声信息后的检测目标图像。
-
公开(公告)号：CN105374746A
公开(公告)日：2016-03-02
申请号：CN201510881247.3
申请日：2015-12-03
Applicant: 上海集成电路研发中心有限公司
IPC: H01L21/768
CPC classification number: H01L21/76816 , H01L21/76807 , H01L2221/101 , H01L2221/1015
Abstract: 本发明公开了一种提升通孔层工艺窗口的方法，先在通孔层版图上查找图形密度低的区域，在不影响实际电路设计的空白区域添加冗余通孔图形，然后进行通孔上层金属层图形的光刻、刻蚀，把上层金属层图形传递到硬掩膜层，以及进行通孔图形的光刻、刻蚀，把通孔图形传递到介质层，并利用硬掩膜层阻挡冗余通孔图形向介质层传递，最后通过一次性刻蚀将通孔图形和金属层图形传递到硅片上；本发明通过在通孔图形的低密度区域添加冗余通孔图形，从而增强了通孔图形的解析能力，提升了通孔图形的工艺窗口，并且添加的冗余图形不会对实际的电路造成影响。
-
公开(公告)号：CN102881566A
公开(公告)日：2013-01-16
申请号：CN201210369951.7
申请日：2012-09-27
Applicant: 上海集成电路研发中心有限公司
Inventor： 卢意飞
IPC: H01L21/033
Abstract: 本发明提供一种通孔图形的形成方法。本发明方法包括，在衬底上依次沉积介质层、第一和第二硬掩膜层；涂布第一光阻膜，通过曝光和刻蚀工艺，用网格状第一通孔子图形图案化第二硬掩膜层；去除第一光阻膜；再次涂布第二光阻膜，光刻后，用网格状第二通孔子图形图案化第二光阻膜；通过刻蚀工艺，用第一通孔子图形和第二通孔子图形叠加图形来图案化第一硬掩膜层和介质层；最后去除第二光阻膜和第二硬掩膜层。因此，通过本发明方法，不仅达到了单次曝光图案化所不能获得的光刻极限，降低了光刻工艺的难度，有效提高了分辨率，还能够简化工艺，提高生产效率，节约成本。
-
Patent Agency Ranking
公开(公告)号：CN116247068A
公开(公告)日：2023-06-09
申请号：CN202211734453.8
申请日：2022-12-31
Applicant: 上海集成电路研发中心有限公司
IPC: H01L27/146
Abstract: 本发明提供了一种图像传感器及制备方法。该图像传感器包括：半导体衬底，半导体衬底内具有感光单元；位于半导体衬底的表面的第一介质层；位于第一介质层上的超表面膜层，超表面膜层具有负折射率特性，位于感光单元的旁侧，超表面膜层包括多个阵列排布的图形单元；位于超表面膜层的表面的第二介质层；位于第二介质层上的滤镜结构和微透镜结构。该图像传感器的超表面膜层具有负折射率特性，照射到超表面膜层上的光将发生负折射后再折回，入射到相应的感光单元从而被吸收。且即使相邻像素的光都入射到同一片超表面膜层上，仍可以相互独立折射，从而避免了光线入射到相邻的感光单元中，能够有效降低光学串扰。
-
公开(公告)号：CN111340753B
公开(公告)日：2023-06-02
申请号：CN201911388824.X
申请日：2019-12-30
Applicant: 上海集成电路研发中心有限公司 , 上海先综检测有限公司
Abstract: 本发明提供一种晶圆检测装置、数据处理方法及存储介质，该装置包括检测目标图像生成单元和数据处理单元，数据处理单元包括预处理模块和降噪模块，预处理模块包括光刻模拟器和噪声功率谱提取模块，布图光刻模拟器对作为检测对象的设计结果的晶圆版图布图数据进行模拟仿真计算，得到全信号功率谱Ps+n(u,v)；噪声功率谱提取模块得到包含噪声信号的检测目标图像的全信号功率谱Ps+n(u,v)，并根据全信号功率谱Ps+n(u,v)使用功率谱Ps(u,v)来得到噪声功率谱Pn(u,v)；降噪模块根据信噪比要求确定降噪过滤器类型及其特征函数值，将特征函数值、噪声功率谱Pn(u,v)和功率谱Ps(u,v)作为输入，得到降噪过滤器的系统参数，并通过系统参数构成降噪过滤器，以得到去除噪声信息后的检测目标图像。
-
公开(公告)号：CN107065430B
公开(公告)日：2021-01-29
申请号：CN201710141053.9
申请日：2017-03-10
Applicant: 上海集成电路研发中心有限公司
Inventor： 卢意飞
Abstract: 本发明公开了一种基于规则的亚分辨率辅助图形添加方法，包括：设计主图形，所述主图形为需要曝光显影的各种图形的集合；基于添加规则在主图形上添加亚分辨率辅助图形；进行光刻仿真；扫描仿真结果,计算主图形中各个图形经曝光后的尺寸，获取无法达到设计目标值或足够工作窗口的图形，设为工艺薄弱图形；在工艺薄弱图形周围空隙添加满足光刻版可制造性规则的至少一个旋转的亚分辨率辅助图形。通过在工艺薄弱图形附近增加旋转的亚分辨率辅助图形，在原本受限无法添加辅助图形的区域实现辅助图形的添加，进一步提升了主图形对比度。因此，本发明具有提升薄弱点工艺窗口的显著特点。
-
公开(公告)号：CN106873315A
公开(公告)日：2017-06-20
申请号：CN201710157106.6
申请日：2017-03-16
Applicant: 上海集成电路研发中心有限公司
Inventor： 卢意飞
CPC classification number: G03F7/70441 , G03F7/705 , G03F7/70625 , G06F17/5009
Abstract: 本发明公开了一种通孔层OPC建模方法，通过在晶圆上进行采样，分别采集采样图形在多个方向的线宽量测数据，建立测试图形的采样图形与其在上述多个方向的线宽量测数据之间的一一对应的文件，通过模型拟合运算求出测试图形的采样图形在上述多个方向的线宽仿真数据，最后，进行OPC模型的拟合与校准，使校准后的OPC模型的仿真线宽与实际量测线宽之间的差值小于模型技术规格，得到OPC模型,更好地表征了通孔工艺的整体情况，提高了通孔层OPC模型的精度。
-
公开(公告)号：CN104465621A
公开(公告)日：2015-03-25
申请号：CN201410686757.0
申请日：2014-11-25
Applicant: 上海集成电路研发中心有限公司
Inventor： 卢意飞
IPC: H01L23/544 , H01L21/66
Abstract: 本发明提供了一种双重图形化电学测试结构及监控方法，其包括：上金属层，下金属层，以及连接于所述上、下金属层的通孔结构；通孔结构位于上金属层和下金属层的重叠区域。上金属层和/或下金属层具有双重图形化拆分图形层，双重图形化拆分图形层具有拼接重叠区；拼接重叠区位于上金属层和下金属层的重叠区域中，且与通孔结构的顶部和/或底部相连接。对该组电学测试结构进行电学测试，可以得到对应通孔结构的电阻值，从而可以确定拼接重叠量的合理范围，该拼接重叠量的合理范围可以指导在双重图形化拆分过程中的拆分情况，使其建立更为合理的拆分规则，从而监控金属层双重图形化拆分过程中形成的拼接区对与之相连的通孔电阻的影响。
-
-
-
-
-
-
-
-
-
Search Results
48
records
(took 0.038 seconds)
