-
公开(公告)号：CN108267681A
公开(公告)日：2018-07-10
申请号：CN201611256917.3
申请日：2016-12-30
Applicant: 上海复旦微电子集团股份有限公司
IPC: G01R31/28
Abstract: 本发明公开了一种可编程电路的模块测试系统，该模块测试系统设置在被测模块与通用互联资源模块之间，该模块测试系统包含：测试控制模块及分别与之连接的接口模块、指令分析模块及数据处理模块；所述的接口模块分别与所述的通用互联资源模块及所述的指令分析模块连接；所述的数据处理模块分别与所述的接口模块及所述的被测模块连接。本发明利用可编程特性，在尽可能少的增加硬件结构的情况下，降低模块测试设计的复杂度，提高测试覆盖率，并具有一定的通用性，适用于不同功能的数字可编程电路模块。
-
公开(公告)号：CN102798816B
公开(公告)日：2014-11-05
申请号：CN201110138342.6
申请日：2011-05-26
Applicant: 上海复旦微电子集团股份有限公司
IPC: G11C29/00
Abstract: 一种用于检测存储器译码电路的测试图形的生成方法，先清空阵列，然后初始化X方向地址，在给定的约束条件下，由X方向地址计算出Y方向地址，并计算出所要写入的数据，最后在X方向地址和步骤103得到的Y方向地址所决定的地址中，写入得到的数据，遍历X方向地址并重复以上操作。本发明用于检测存储器内的译码电路是否正常，具有普遍性，不同的存储器都可以用该方法来生成用于检测译码电路的测试图形，还可使译码电路测试图形和其他的测试图形相互兼容，省去写入2种测试图形之间的阵列清空操作，节省测试成本。
-
公开(公告)号：CN108267681B
公开(公告)日：2020-07-17
申请号：CN201611256917.3
申请日：2016-12-30
Applicant: 上海复旦微电子集团股份有限公司
IPC: G01R31/28
Abstract: 本发明公开了一种可编程电路的模块测试系统，该模块测试系统设置在被测模块与通用互联资源模块之间，该模块测试系统包含：测试控制模块及分别与之连接的接口模块、指令分析模块及数据处理模块；所述的接口模块分别与所述的通用互联资源模块及所述的指令分析模块连接；所述的数据处理模块分别与所述的接口模块及所述的被测模块连接。本发明利用可编程特性，在尽可能少的增加硬件结构的情况下，降低模块测试设计的复杂度，提高测试覆盖率，并具有一定的通用性，适用于不同功能的数字可编程电路模块。
-
公开(公告)号：CN102798816A
公开(公告)日：2012-11-28
申请号：CN201110138342.6
申请日：2011-05-26
Applicant: 上海复旦微电子集团股份有限公司
IPC: G01R31/3183
Abstract: 一种用于检测存储器译码电路的测试图形的生成方法，先清空阵列，然后初始化X方向地址，在给定的约束条件下，由X方向地址计算出Y方向地址，并计算出所要写入的数据，最后在X方向地址和步骤103得到的Y方向地址所决定的地址中，写入得到的数据，遍历X方向地址并重复以上操作。本发明用于检测存储器内的译码电路是否正常，具有普遍性，不同的存储器都可以用该方法来生成用于检测译码电路的测试图形，还可使译码电路测试图形和其他的测试图形相互兼容，省去写入2种测试图形之间的阵列清空操作，节省测试成本。
-
Patent Agency Ranking
公开(公告)号：CN113970672A
公开(公告)日：2022-01-25
申请号：CN202010712467.4
申请日：2020-07-22
Applicant: 上海复旦微电子集团股份有限公司
Abstract: 本发明实施例提供一种老炼测试设备，包括：具有多层第一平台的支架；可拆卸地设置于多层第一平台中的每一层第一平台的机箱，机箱由支架支撑；设置于机箱内的至少一个老炼插槽；其中，至少一个老炼插槽中的每一个老炼插槽均包括至少一个温区子模块，至少一个温区子模块中的每一个温区子模块均用于对待测器件进行老炼测试。与现有技术相比，本发明实施例提供的老炼测试设备具有敞开式的货架结构，将老炼负载板插入货架结构每一层的老炼插槽内即可实现对待测器件的老炼，待测器件数量不受传统烘箱的容积限制，极大地提高了单批次老炼测试中待测器件的数量和场地的利用率。
-
公开(公告)号：CN106680698B
公开(公告)日：2023-08-18
申请号：CN201510765771.4
申请日：2015-11-11
Applicant: 上海复旦微电子集团股份有限公司
IPC: G01R31/3185
Abstract: 一种FPGA测试用的多工位快速配置装置及其配置方法，测试模块向配置模块发送操作指令，实现操作工位的选择、配置回读操作类型的选择、配置模式的选择，接收配置模块返回的操作结果，配置模块接收测试模块的操作指令，将操作指令发送给配置适配器，配置适配器根据操作指令完成对待测FPGA芯片的配置以及对配置数据的回读，将回读数据发送给测试模块。本发明实现同时对多颗待测FPGA芯片的配置操作，且实现对配置数据的回读操作，支持多种配置模式可选，兼容多种测试平台，实现配置适配器与待测FPGA芯片的隔离保护及动态电平匹配，配置适配器工作时不占用测试程序的向量及通道资源，节省了存储介质，简化了硬件设计，配置数据更新灵活，并节省了配置时间。
-
公开(公告)号：CN106680698A
公开(公告)日：2017-05-17
申请号：CN201510765771.4
申请日：2015-11-11
Applicant: 上海复旦微电子集团股份有限公司
IPC: G01R31/3185
Abstract: 一种FPGA测试用的多工位快速配置装置及其配置方法，测试模块向配置模块发送操作指令，实现操作工位的选择、配置回读操作类型的选择、配置模式的选择，接收配置模块返回的操作结果，配置模块接收测试模块的操作指令，将操作指令发送给配置适配器，配置适配器根据操作指令完成对待测FPGA芯片的配置以及对配置数据的回读，将回读数据发送给测试模块。本发明实现同时对多颗待测FPGA芯片的配置操作，且实现对配置数据的回读操作，支持多种配置模式可选，兼容多种测试平台，实现配置适配器与待测FPGA芯片的隔离保护及动态电平匹配，配置适配器工作时不占用测试程序的向量及通道资源，节省了存储介质，简化了硬件设计，配置数据更新灵活，并节省了配置时间。
-
公开(公告)号：CN212875758U
公开(公告)日：2021-04-02
申请号：CN202021365711.6
申请日：2020-07-13
Applicant: 上海复旦微电子集团股份有限公司
Abstract: 本实用新型公开了一种低相噪多路时钟发生电路，包括：控制信号模块，输入端与控制电路连接；时钟通路选择模块，第一输入端与多路时钟模块输出端连接，第二输入端与控制信号模块第一输出端连接，第一输出端与多路时钟模块输入端连接；时钟发生模块，第一输入端与控制信号模块第二输出端连接，第二输入端与时钟通路选择模块的第二输出端连接，输出端与时钟通路选择模块的第三输入端连接。此实用新型解决了传统低相躁时钟模块的测试环境无法提供直流参数测试通路，无法测试时钟信号管脚的DC电特性的问题，通过提供多路低相噪的时钟，并给ATE测试环境提供了具备测试管脚DC电特性的功能，极大提升了高精度时钟的供给能力，增加了待测器件的测试覆盖率。
-
公开(公告)号：CN205353306U
公开(公告)日：2016-06-29
申请号：CN201520895512.9
申请日：2015-11-11
Applicant: 上海复旦微电子集团股份有限公司
IPC: G01R31/3185
Abstract: 一种配置适配器，其用于FPGA测试用的多工位快速配置装置，包含配置电路、连接配置电路的USB控制电路和若干隔离匹配电路，还包含连接隔离匹配电路和待测FPGA芯片的若干FPGA接口，以及连接配置电路、USB控制电路和隔离匹配电路的供电电路。本实用新型实现同时对多颗待测FPGA芯片的配置操作，且实现对配置数据的回读操作，支持多种配置模式可选，兼容多种测试平台，实现配置适配器与待测FPGA芯片的隔离保护及动态电平匹配，配置适配器工作时不占用测试程序的向量及通道资源，节省了存储介质，简化了硬件设计，配置数据更新灵活，并节省了配置时间。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.031 seconds)
