公开(公告)号：CN119535169A

公开(公告)日：2025-02-28

申请号：CN202411713275.X

申请日：2024-11-27

Applicant: 上海交通大学

Inventor： 任鹏鹏 ,  张烨薇 ,  纪志罡

IPC: G01R31/28

Abstract: 本发明公开了一种可寻址环形振荡器测试电路，该电路包括寻址电路、开关电路、激励电路、测试RO单元组和分频电路。其中，测试RO单元组包括多个测试RO单元，寻址电路包括列寻址电路和行寻址电路，列寻址电路、行寻址电路分别通过开关电路接入所述测试RO单元组，通过地址选通其中的测试RO单元，每个测试RO单元的输出端连接所述分频电路中的对应的一个分频器。该测试电路还包括感知电路接入所述测试RO单元组。所述测试RO单元由一个与非门、若干反相器和驱动器，依照与非门、若干反相器首尾连接，并输入到驱动器组成。

公开(公告)号：CN116720467A

公开(公告)日：2023-09-08

申请号：CN202310606229.9

申请日：2023-05-26

Applicant: 上海交通大学

Inventor： 任鹏鹏 ,  纪志罡 ,  吴俊杰

IPC: G06F30/367 ,  G01R31/26 ,  G06F30/38 ,  G06F119/10 ,  G06F119/08 ,  G06F119/14

Abstract: 本发明公开了一种小尺寸半导体器件闪烁噪声的建模方法，其包括以下步骤：测量小尺寸半导体器件在不同栅极电压下的闪烁噪声，得到器件噪声数据；对不同栅极电压下测试得到的噪声在频域上进行分离，得到由RTN缺陷带电状态变化导致的噪声频谱以及由迁移率波动造成的噪声频谱；对由RTN缺陷带电状态变化导致的噪声频谱进行处理得到Svg，I；对由迁移率波动造成的噪声频谱进行处理，得到Sid，II/III；得到总的电流噪声强度模型，其表达式为：Sid＝Sid，I+Sid，II/III。本发明建立的模型可以准确描述小尺寸器件闪烁噪声的频率、电压依赖性和涨落；可适用于不同工艺，且模型可适用于电路仿真器。

公开(公告)号：CN113674787A

公开(公告)日：2021-11-19

申请号：CN202110990186.X

申请日：2021-08-26

Applicant: 上海交通大学

Inventor： 纪志罡 ,  乔争 ,  任鹏鹏

IPC: G11C16/04 ,  G11C16/08 ,  G11C16/24

Abstract: 本发明提供一种在DRAM标准单元上实现非逻辑操作的方法及电路，所述方法包括在DRAM标准单元中存储逻辑电荷数据读取到位线上时，先将灵敏放大器中的第一外加电压线接入高电平，第二外加电压线接入低电平，使得DRAM标准单元的位线和取反位线的电压逐渐相近，再将灵敏放大器中的第一外加电压线接入低电平，第二外加电压线接入高电平，实现对DRAM标准单元的位线的控制；其中，所述第一外加电压线和所述第二外加电压线均分别连接于位线和取反位线之间，所述第一外加电压线处于DRAM标准单元和所述灵敏放大器之间，所述第二外加电压线处于所述灵敏放大器和预充电电路之间。本发明可以在不改变现有DRAM标准单元和外围电路的前提下，仅通过外加电压等操作实现DRAM标准单元的逻辑非的运算。

公开(公告)号：CN119808670A

公开(公告)日：2025-04-11

申请号：CN202411880359.2

申请日：2024-12-19

Applicant: 上海交通大学

Inventor： 任鹏鹏 ,  纪志罡 ,  孙垭琪

IPC: G06F30/327 ,  G06F30/337 ,  G06F119/02 ,  G06F119/06

Abstract: 本发明公开了一种数字集成电路低功耗设计方法，该设计方法通过调整所述数字集成电路的输入信号概率实现该数字集成电路的低功耗设计目标。根据所述数字集成电路的电源电压和所述输入信号概率，这两者对于该数字集成电路老化延迟的共同作用影响，实现该数字集成电路的低功耗设计目标。所述设计方法包括，建立所述数字集成电路关键路径的输入信号概率传播模型，测量并计算所述关键路径上各逻辑门标准单元的输入信号概率。构建所述数字集成电路的老化延迟预测模型，根据所述关键路径上的标准单元的输入信号概率，预测所述数字集成电路的老化延迟。

公开(公告)号：CN117741187A

公开(公告)日：2024-03-22

申请号：CN202311616439.2

申请日：2023-11-29

Applicant: 上海交通大学

Inventor： 任鹏鹏 ,  纪志罡 ,  王潇霖

IPC: G01R1/02 ,  G11C27/04 ,  G01R31/00

Abstract: 本发明公开了一种DUT阵列可寻址外围测试电路，该测试电路包括地址转换电路，以及与所述地址转换电路连接的开关电路。地址转换电路用以将外部输入的地址转换为漏极地址和栅极地址，开关电路的行输出电控制DUT阵列的漏极，开关电路的列输出电控制DUT阵列的栅极，开关电路与所述DUT阵列的漏极采用开尔文连接。电流测量点SO与源极测量点共用同一个PAD，且单独接地。开关电路的行、列输出通过地址缓冲器接入所述DUT阵列。地址转换电路电控制地址寄存电路。

公开(公告)号：CN116842801A

公开(公告)日：2023-10-03

申请号：CN202310829826.8

申请日：2023-07-07

Applicant: 上海交通大学

Inventor： 任鹏鹏 ,  纪志罡 ,  王淑英

IPC: G06F30/23 ,  G06F17/11 ,  G06F119/08 ,  G06F111/10

Abstract: 本发明提供一种集成电路金属互连温度预测方法，包括步骤：S1：基于有限元仿真对不同电压条件下的金属互连线温度分布情况进行仿真；S2：根据仿真结果拟合确定器件自热对不同金属线温度的影响规律；S3：根据仿真结果拟合确定不同金属之间焦耳热的相互影响规律；S4：根据所述器件自热对不同金属线温度的影响规律和所述不同金属之间焦耳热的相互影响规律确定一金属线温度预测公式；S5：利用所述金属线温度预测公式预测金属线的温度。本发明的一种集成电路金属互连温度预测方法，能够快速、准确地预测一定结构及电压条件下金属的温度分布情况，为金属线电迁移的预测以及电路结构的优化提供准确的温度数据。

公开(公告)号：CN116522862A

公开(公告)日：2023-08-01

申请号：CN202310427584.X

申请日：2023-04-20

Applicant: 上海交通大学

Inventor： 任鹏鹏 ,  纪志罡 ,  吴俊杰

IPC: G06F30/398 ,  G06F30/27 ,  G06N3/048 ,  G06N3/08 ,  G06F111/04 ,  G06F119/02

Abstract: 本发明公开了一种晶体管源漏电流预测方法，其包括以下步骤：采用MVS模型对晶体管的栅源电压Vg和源漏电压Vd进行处理，得到对应的因子ηMVs；将栅源电压Vg、源漏电压Vg以及晶体管的若干个参数拼接成输入向量，对所述输入向量其进行归一化后输入神经网络，所述神经网络的输出为指数预测值计算晶体管的源漏电流预测值其表达式为本方法整体预测速度很快。发明的算法对不同技术节点的器件均可以达到较高的预测准确率，具有很高的通用性，能够协助加速工艺优化和研发。

公开(公告)号：CN113111620A

公开(公告)日：2021-07-13

申请号：CN202110504292.2

申请日：2021-05-10

Applicant: 上海交通大学

Inventor： 纪志罡 ,  刘项 ,  任鹏鹏

IPC: G06F30/367 ,  G06F30/373 ,  G06F111/08 ,  G06F119/18

Abstract: 一种半导体电路良率预测方法，该方法包括步骤，设置半导体电路的最低良率Pcrit；以Pcrit作为指引来搜寻所述电路的故障区域；记录搜寻到的故障区域，在每一个故障区域建立响应面，构建局部响应面模型；对构建的局部响应面模型进行数值积分得到所述电路的故障率Pf，则所述电路的良率Pyield＝1‑Pf。

公开(公告)号：CN114912389B

公开(公告)日：2025-02-11

申请号：CN202210338173.9

申请日：2022-04-01

Applicant: 上海交通大学

Inventor： 纪志罡 ,  肖雨 ,  任鹏鹏

IPC: G06F30/33 ,  G06F119/02

Abstract: 本发明公开了一种用于判断多陷阱RTN信号中陷阱数的方法，首先在陷阱数量范围内的值进行HMM提取；然后对所测RTN信号减去HMM提取后进行小波变换，用直方图统计小波系数的分布，利用峰度和偏度公式提取小波系数分布的峰度和偏度，并设定阈值进行高斯判别；若所测数据的峰度偏度绝对值同时满足小于阈值条件时为高斯信号，并记录其量化值；对不同值下的高斯量化值进行排序比较，得最小值对应的陷阱数。本发明通过小波分解和高斯判断，在保证覆盖率的前提下对RTN信号的HMM模型做到了准确拟合，随后分析提取前后相减所得剩余信号与高斯信号的拟合程度，以此来判断合适的陷阱数。本发明判断陷阱数时的准确率比之前的已知方法高，能覆盖到大部分测到的RTN信号。

公开(公告)号：CN118898164A

公开(公告)日：2024-11-05

申请号：CN202410949092.1

申请日：2024-07-16

Applicant: 上海交通大学

Inventor： 纪志罡 ,  任鹏鹏 ,  薛永康

IPC: G06F30/20 ,  G06F18/24 ,  G01R31/265 ,  G01R31/26 ,  G01R31/12 ,  G06F119/04 ,  G06F119/14 ,  G06F119/02

Abstract: 本发明公开了一种半导体器件缺陷表征建模方法，该方法包括：对所述半导体器件缺陷进行测量表征；根据对所述半导体器件缺陷的表征，对器件缺陷进行分离；根据器件缺陷建立所述半导体器件的老化模型。其中，对缺陷的测量采用DMP方法。并且从等效能级的角度分离器件缺陷，从退化动力学的角度分离器件缺陷。在完成器件缺陷的分离后，对不同的器件缺陷进行分类，用于不同类型器件缺陷的物理建模。根据获得的器件缺陷的退化动力学和等效能级数据，基于NMP理论对这些数据进行拟合，建立器件老化模型。