公开(公告)号：CN1111911C

公开(公告)日：2003-06-18

申请号：CN97114051.0

申请日：1997-06-26

Applicant: 三菱电机株式会社

Inventor： 牧幸生 ,  本田裕己

IPC: H01L27/11 ,  H01L27/10 ,  H01L21/8244 ,  H01L21/8239

CPC classification number: H01L27/11 ,  Y10S257/903

Abstract: 通过用杂质注入法形成一个从MOS晶体管的源/漏区连续延伸的基极区作为本征基极区，并在位线的接触孔处形成发射极区而形成双极晶体管。或者，通过用杂质注入法在位线的接触孔处形成本征基极区和发射极区而形成双极晶体管。本征基极区做得比源/漏区深。另外，使本征基极区的杂质不同于连接基极区的杂质。

公开(公告)号：CN1176494A

公开(公告)日：1998-03-18

申请号：CN97111502.8

申请日：1997-05-08

Applicant: 三菱电机株式会社

Inventor： 牧幸生 ,  本田裕己

IPC: H01L27/092 ,  H01L29/78 ,  H01L21/336 ,  H01L21/8238

CPC classification number: H01L27/0922 ,  H01L21/823807 ,  H01L27/088

Abstract: 在含有用于输入/输出缓冲器的输出MOS晶体管和普通MOS晶体管的MOS半导体器件中,普通MOS晶体管形成在普通阱中。在输出MOS晶体管中,第二MOS晶体管的沟道区和元件隔离区形成在更高掺杂浓度的区域中。另一方面,源和漏区形成在较低掺杂浓度的区域中。因而可降低输出MOS晶体管的源/漏电容,并可降低半导体器件的输入/输出电容。

公开(公告)号：CN1265463C

公开(公告)日：2006-07-19

申请号：CN03110499.1

申请日：2003-04-14

Applicant: 三菱电机株式会社

Inventor： 古贺刚 ,  石垣佳之 ,  芦田基 ,  牧幸生 ,  藤井康博 ,  细川智广 ,  寺田隆司 ,  出井诚 ,  增田泰一

IPC: H01L27/108 ,  G11C11/40 ,  G11C11/41

CPC classification number: G11C11/4023 ,  G11C11/412 ,  H01L27/108 ,  H01L27/10844 ,  H01L27/11 ,  H01L27/1108

Abstract: 本发明提供一种将蓄积作为二进制信息的电荷的电容器和控制电荷在电容器上进出的存取晶体管作为主存储部分，同时不需要更新的半导体存储装置。它包括位于半导体基板(1)上方的、保持对应于由二进制信息表示的存储信息的逻辑电平的电荷的、有存储结点(30)的电容器(32)，位于半导体基板表面的、控制电容器上蓄积的电荷的进出的存取晶体管(T5、T6)，以及位于半导体基板上的维持电容器的存储结点电位的闩锁电路；构成闩锁电路的电路元件(T1、T2、T3、T4、R1、R2)中的至少一个位于存取晶体管的上方。

公开(公告)号：CN1476097A

公开(公告)日：2004-02-18

申请号：CN03110499.1

申请日：2003-04-14

Applicant: 三菱电机株式会社

Inventor： 古贺刚 ,  石垣佳之 ,  芦田基 ,  牧幸生 ,  藤井康博 ,  细川智广 ,  寺田隆司 ,  出井诚 ,  增田泰一

IPC: H01L27/108 ,  G11C11/40 ,  G11C11/41

CPC classification number: G11C11/4023 ,  G11C11/412 ,  H01L27/108 ,  H01L27/10844 ,  H01L27/11 ,  H01L27/1108

Abstract: 本发明提供一种将蓄积作为二进制信息的电荷的电容器和控制电荷在电容器上进出的存取晶体管作为主存储部分，同时不需要更新的半导体存储装置。它包括位于半导体基板(1)上方的、保持对应于由二进制信息表示的存储信息的逻辑电平的电荷的、有存储结点(30)的电容器(32)，位于半导体基板表面的、控制电容器上蓄积的电荷的进出的存取晶体管(T5、T6)，以及位于半导体基板上的维持电容器的存储结点电位的闩锁电路；构成闩锁电路的电路元件(T1、T2、T3、T4、R1、R2)中的至少一个位于存取晶体管的上方。

公开(公告)号：CN1218297A

公开(公告)日：1999-06-02

申请号：CN98116149.9

申请日：1998-07-22

Applicant: 三菱电机株式会社

Inventor： 牧幸生

IPC: H01L29/43 ,  H01L27/11 ,  H01L21/331 ,  H01L21/8244

CPC classification number: H01L27/0716 ,  H01L21/8248 ,  H01L27/11

Abstract: 在SRAM存储单元中,在使MOS晶体管的源/漏区和双极晶体管的发射区兼用的情况下实现SRAM存储单元工作特性的提高。在基区6内,形成由在第一深度有杂质浓度峰值的p型第一杂质层9a和在第二深度有杂质浓度峰值的p型第二杂质层9b构成的发射区9,在p型第二杂质层9b中设有欧姆接触。

公开(公告)号：CN1184337A

公开(公告)日：1998-06-10

申请号：CN97114051.0

申请日：1997-06-26

Applicant: 三菱电机株式会社

Inventor： 牧幸生 ,  本田裕己

IPC: H01L27/11 ,  H01L27/10 ,  H01L21/8244 ,  H01L21/8239

CPC classification number: H01L27/11 ,  Y10S257/903

Abstract: 通过用杂质注入法形成一个从MOS晶体管的源/漏区连续延伸的基极区作为本征基极区,并在位线的接触孔处形成发射极区而形成双极晶体管。或者,通过用杂质注入法在位线的接触孔处形成本征基极区和发射极区而形成双极晶体管。本征基极区做得比源/漏区深。另外,使本征基极区的杂质不同于连接基极区的杂质。