-
公开(公告)号：CN1111911C
公开(公告)日：2003-06-18
申请号：CN97114051.0
申请日：1997-06-26
Applicant: 三菱电机株式会社
IPC: H01L27/11 , H01L27/10 , H01L21/8244 , H01L21/8239
CPC classification number: H01L27/11 , Y10S257/903
Abstract: 通过用杂质注入法形成一个从MOS晶体管的源/漏区连续延伸的基极区作为本征基极区，并在位线的接触孔处形成发射极区而形成双极晶体管。或者，通过用杂质注入法在位线的接触孔处形成本征基极区和发射极区而形成双极晶体管。本征基极区做得比源/漏区深。另外，使本征基极区的杂质不同于连接基极区的杂质。
-
公开(公告)号：CN1193191A
公开(公告)日：1998-09-16
申请号：CN97122212.6
申请日：1997-11-05
Applicant: 三菱电机株式会社
Inventor： 本田裕己
CPC classification number: G11C11/41 , H01L27/1112 , Y10S257/903
Abstract: 在SRAM的布局结构中,在维持现有的优点的情况下减少布线层和连接孔的数目。将以往在上下方向上邻接的单元之间公用的接触孔和区在各单元中分离开。由此各单元也在位线方向D1上分别作平移配置。在由此产生的区域内将GND线用的第1层的多晶硅布线层1G(G)与字线用的第1层的多晶硅布线层1G(W)一起平行于字线方向D2形成。将驱动晶体管DTr1、DTr2的栅电极和区FL的连接孔GK2、GK1也用作区FL与GND线布线层1G(G)的连接孔GK3。
-
Patent Agency Ranking
公开(公告)号：CN1213858A
公开(公告)日：1999-04-14
申请号：CN98116874.4
申请日：1998-08-05
Applicant: 三菱电机株式会社
IPC: H01L27/11
CPC classification number: H01L27/11 , H01L27/1112 , Y10S257/904
Abstract: 提供一种在谋求高速工作的同时可实现高集成化的具有存储单元的半导体装置。在具有存储单元的半导体装置中,在其存储单元区域中形成字线的分流连接用的区域35i和包含金属的第1布线层、即分流用的字线18g。在存储单元区域中,通过在接触孔17e的内部形成的字线接触用的拴62e,使该分流连接用的区域35i和分流用的字线18g进行导电连接。
-
公开(公告)号：CN1176494A
公开(公告)日：1998-03-18
申请号：CN97111502.8
申请日：1997-05-08
Applicant: 三菱电机株式会社
IPC: H01L27/092 , H01L29/78 , H01L21/336 , H01L21/8238
CPC classification number: H01L27/0922 , H01L21/823807 , H01L27/088
Abstract: 在含有用于输入/输出缓冲器的输出MOS晶体管和普通MOS晶体管的MOS半导体器件中,普通MOS晶体管形成在普通阱中。在输出MOS晶体管中,第二MOS晶体管的沟道区和元件隔离区形成在更高掺杂浓度的区域中。另一方面,源和漏区形成在较低掺杂浓度的区域中。因而可降低输出MOS晶体管的源/漏电容,并可降低半导体器件的输入/输出电容。
-
公开(公告)号：CN1107350C
公开(公告)日：2003-04-30
申请号：CN97122212.6
申请日：1997-11-05
Applicant: 三菱电机株式会社
Inventor： 本田裕己
CPC classification number: G11C11/41 , H01L27/1112 , Y10S257/903
Abstract: 一种半导体SRAM存储器的布局结构，其特征在于：备有第1导电型的基底层；以及在上述基底层的表面上和上述基底层内，沿位线方向和与上述位线方向垂直的字线方向形成的多个静态随机存取存储器，上述多个静态随机存取存储器分别在上述位线方向和上述字线方向上以平移方式配置，形成相同的布局，在由此产生的区域内将接地线用的第1层的多晶硅布线层与字线用的第1层的多晶硅布线层一起平行于字线方向形成，将驱动晶体管的栅电极和元件形成区域的连接孔也用作元件形成区域与接地线布线层的连接孔。
-
公开(公告)号：CN1204871A
公开(公告)日：1999-01-13
申请号：CN98105362.9
申请日：1998-03-02
Applicant: 三菱电机株式会社
IPC: H01L27/10 , H01L27/11 , H01L21/82 , H01L21/8244
Abstract: 提供一种能增加存储节点电容、提高抗软错误性能的半导体装置及其制造方法。在包括存储节点部分11c、11d的第一布线层上通过介质膜12形成GND布线14b。于是由存储节点部分11c、11d、介质膜12和GND布线14b构成存储节点部分的电容元件。另外,相对于存储单元的中心呈点对称地配置第一布线层,同时在字线5a、5d的延伸方向上按同样的布局相邻地配置多个存储单元。
-
公开(公告)号：CN1184337A
公开(公告)日：1998-06-10
申请号：CN97114051.0
申请日：1997-06-26
Applicant: 三菱电机株式会社
IPC: H01L27/11 , H01L27/10 , H01L21/8244 , H01L21/8239
CPC classification number: H01L27/11 , Y10S257/903
Abstract: 通过用杂质注入法形成一个从MOS晶体管的源/漏区连续延伸的基极区作为本征基极区,并在位线的接触孔处形成发射极区而形成双极晶体管。或者,通过用杂质注入法在位线的接触孔处形成本征基极区和发射极区而形成双极晶体管。本征基极区做得比源/漏区深。另外,使本征基极区的杂质不同于连接基极区的杂质。
-
-
-
-
-
-
Search Results
7
records
(took 0.02 seconds)
