晶片研磨装置及晶片研磨方法

    公开(公告)号:CN110497305A

    公开(公告)日:2019-11-26

    申请号:CN201910390314.X

    申请日:2019-05-10

    Abstract: 对针对半导体晶片的研磨状态为异常还是正常以高精度进行判定。晶片研磨装置(100)执行通过磨石(4)对半导体晶片(W1)进行研磨的研磨处理。磨石(4)作为特性而具有磨损率。磨损率大于或等于5%且小于200%。判定部(9)基于电动机(Mt1)的负载电流及研磨磨损量的至少一者进行下述的判定处理,即,对针对半导体晶片W1的研磨状态为异常还是正常进行判定。

    晶片研磨装置及晶片研磨方法

    公开(公告)号:CN110497305B

    公开(公告)日:2021-09-21

    申请号:CN201910390314.X

    申请日:2019-05-10

    Abstract: 对针对半导体晶片的研磨状态为异常还是正常以高精度进行判定。晶片研磨装置(100)执行通过磨石(4)对半导体晶片(W1)进行研磨的研磨处理。磨石(4)作为特性而具有磨损率。磨损率大于或等于5%且小于200%。判定部(9)基于电动机(Mt1)的负载电流及研磨磨损量的至少一者进行下述的判定处理,即,对针对半导体晶片W1的研磨状态为异常还是正常进行判定。

    周边曝光装置
    4.
    发明公开

    公开(公告)号:CN107210198A

    公开(公告)日:2017-09-26

    申请号:CN201580074910.7

    申请日:2015-01-28

    Abstract: 一种周边曝光装置,其用于对半导体基板(100)的外周部进行曝光,该周边曝光装置具有:光源(1),其设置为能够对外周部照射光;以及反射镜(2),其具有反射面(2A),该反射面(2A)配置为沿与从光源(1)照射的光的光轴交叉的方向进行延伸。反射镜(2)设置为在对半导体基板(100)的外周部进行曝光时,在半导体基板(100)的径向上位于半导体基板(100)的中心(C)与外周部之间。

    晶片托、半导体制造装置及半导体装置的制造方法

    公开(公告)号:CN115346908A

    公开(公告)日:2022-11-15

    申请号:CN202210491103.7

    申请日:2022-05-07

    Abstract: 提供在将半导体晶片相对于载体内取放时,能够抑制半导体晶片与晶片托在意料外的部位接触的晶片托。还涉及半导体制造装置及半导体装置的制造方法。在晶片托处,两个承载部在第1方向上排列配置,两个承载部经由接合部连接,两个承载部各自从接合部向与第1方向正交的第2方向延伸,两个承载部各自的朝向与第2方向交叉的方向侧且彼此相对的侧面间的间隔大于或等于170mm,两个承载部各自的朝向与第2方向交叉的方向侧且彼此朝向与对方相反侧的侧面彼此的间隔小于或等于280mm,在将两个承载部的内侧侧面的距离设为A(mm),将两个承载部的内侧侧面的第2方向上的长度设为L(mm)的情况下,L≥(3002‑A2)0.5的关系成立。

    周边曝光装置
    6.
    发明授权

    公开(公告)号:CN107210198B

    公开(公告)日:2020-07-31

    申请号:CN201580074910.7

    申请日:2015-01-28

    Abstract: 一种周边曝光装置,其用于对半导体基板(100)的外周部进行曝光,该周边曝光装置具有:光源(1),其设置为能够对外周部照射光;以及反射镜(2),其具有反射面(2A),该反射面(2A)配置为沿与从光源(1)照射的光的光轴交叉的方向进行延伸。反射镜(2)设置为在对半导体基板(100)的外周部进行曝光时,在半导体基板(100)的径向上位于半导体基板(100)的中心(C)与外周部之间。

    功率半导体装置及功率半导体装置的制造方法

    公开(公告)号:CN116646405A

    公开(公告)日:2023-08-25

    申请号:CN202310131181.0

    申请日:2023-02-17

    Abstract: 本发明的目的在于在功率半导体装置中将接通电压与通断损耗之间的折衷特性向高速侧进行移动而不依赖于载流子寿命控制方法,并且实现低断开损耗及高温动作。就RFC二极管(1001)而言,半导体衬底(20)具有n‑漂移层(7)、n缓冲层(8)和在n缓冲层(8)与第二金属层(11)之间与两者接触地设置的扩散层。扩散层在二极管区域(31)具有与n缓冲层(8)及第二金属层(11)接触地设置的n+阴极层(90)。n+阴极层(90)具有:第一n+阴极层(91),其与第二金属层(11)接触;以及第二n+阴极层(92),其在第一n+阴极层(91)与n缓冲层(8)之间与n缓冲层(8)接触地设置。第一n+阴极层(91)的晶体缺陷密度高于其它扩散层的晶体缺陷密度。

Patent Agency Ranking