半导体模块
    1.
    发明公开

    公开(公告)号:CN109994447A

    公开(公告)日:2019-07-09

    申请号:CN201811541847.5

    申请日:2018-12-17

    Abstract: 本发明得到能够兼顾模块小型化和端子的耐折裂度的提高的半导体模块。半导体芯片(1、2、3)通过封装件(4)而封装。多个端子(8、10、12)与半导体芯片(1、2、3)连接,从封装件(4)凸出。多个端子(8、10、12)具有以第1间距彼此并排配置的多个第1端子(12)以及以比第1间距宽的第2间距彼此并排配置的多个第2端子(8、10)。各端子(8、10、12)具有根部(13)、比根部(13)细的前端部(14)以及将根部(13)与前端部(14)进行连接的连接部(15)。多个第1端子(12)的连接部(15)为直角。多个第2端子(8、10)的连接部(15)为圆弧状。

    键合焊盘、集成电路元件以及集成电路装置

    公开(公告)号:CN118412334A

    公开(公告)日:2024-07-30

    申请号:CN202410087454.0

    申请日:2024-01-22

    Abstract: 键合焊盘(11)具有:表面电极层(1),具有第1面(10A);电阻层(2),具有在与第1面正交的第1方向(Z)上与第1面隔开间隔地配置且朝向第1面的相反侧的第2面(10B);应力缓冲层(3),在第1方向上配置于表面电极层与电阻层之间;以及连接部(4),在第1方向上将表面电极层与应力缓冲层之间连接,且与表面电极层及应力缓冲层分别相接。应力缓冲层在与第1方向正交的方向上在键合焊盘整体延伸。连接部包含在第1方向上与表面电极层及应力缓冲层分别相接的绝缘体(41)、在与第1方向正交的方向上与绝缘体相接且将表面电极层与应力缓冲层之间电连接的多个插塞(42)。应力缓冲层的第1方向的厚度厚于表面电极层的第1方向的厚度。

    半导体模块
    4.
    发明授权

    公开(公告)号:CN109994447B

    公开(公告)日:2023-05-12

    申请号:CN201811541847.5

    申请日:2018-12-17

    Abstract: 本发明得到能够兼顾模块小型化和端子的耐折裂度的提高的半导体模块。半导体芯片(1、2、3)通过封装件(4)而封装。多个端子(8、10、12)与半导体芯片(1、2、3)连接,从封装件(4)凸出。多个端子(8、10、12)具有以第1间距彼此并排配置的多个第1端子(12)以及以比第1间距宽的第2间距彼此并排配置的多个第2端子(8、10)。各端子(8、10、12)具有根部(13)、比根部(13)细的前端部(14)以及将根部(13)与前端部(14)进行连接的连接部(15)。多个第1端子(12)的连接部(15)为直角。多个第2端子(8、10)的连接部(15)为圆弧状。

    半导体模块及其制造方法
    6.
    发明公开

    公开(公告)号:CN117423667A

    公开(公告)日:2024-01-19

    申请号:CN202310850612.9

    申请日:2023-07-12

    Inventor: 张洪波

    Abstract: 本发明涉及半导体模块及其制造方法。降低制造成本。在框架部(1)的上表面安装有半导体元件(5、6)。散热器(12)接合于框架部(1)的下表面。在散热器(12)的下表面设置有绝缘片(13)。封装材料(14)对框架部(1)、半导体元件(5、6)、散热器(12)进行封装而构成模块主体(15)。散热器(12)的厚度大于或等于模块主体(15)的厚度的50%。

Patent Agency Ranking