-
公开(公告)号：CN101226865A
公开(公告)日：2008-07-23
申请号：CN200710148334.3
申请日：2007-08-31
申请人： 三星TECHWIN株式会社
摘要： 公开了一种等离子体显示板的电介质层、形成该电介质层的方法、以及包含该电介质层的等离子体显示板，该电介质层可以涂敷放电电极而不管该放电电极形状如何，并且可用低温工艺制造。由此，该电介质层包括有机材料，并且使用电沉积涂敷方法制造该电介质层。
-
公开(公告)号：CN1770440A
公开(公告)日：2006-05-10
申请号：CN200510106953.7
申请日：2005-09-29
申请人： 三星TECHWIN株式会社
IPC分类号： H01L23/495 , H01L21/48
CPC分类号： H01L23/49582 , H01L24/45 , H01L24/48 , H01L24/73 , H01L2224/2919 , H01L2224/32245 , H01L2224/45124 , H01L2224/45144 , H01L2224/48091 , H01L2224/48247 , H01L2224/48639 , H01L2224/48739 , H01L2224/73265 , H01L2224/83439 , H01L2224/85439 , H01L2924/01013 , H01L2924/01028 , H01L2924/01078 , H01L2924/01079 , H01L2924/0132 , H01L2924/01327 , H01L2924/15738 , H01L2924/1576 , H01L2924/181 , H01L2924/00014 , H01L2924/01029 , H01L2924/0105 , H01L2924/00012 , H01L2924/01026 , H01L2924/01082 , H01L2924/00
摘要： 本申请涉及半导体引线框及电镀方法，有半导体引线框的半导体封装。该方法包括：准备由Fe－Ni合金(42号合金)形成的基底，并在该基底上镀覆晶粒尺寸小于1微米的镀层。通过使Sn镀层的晶粒尺寸最小化，可以抑制当在Fe－Ni合金(42号合金)形成的基底上形成Sn镀层时晶须的生长。
-
公开(公告)号：CN101030514B
公开(公告)日：2010-09-29
申请号：CN200710084231.5
申请日：2007-02-27
申请人： 三星TECHWIN株式会社
CPC分类号： H01J9/02 , H01J11/16 , H01J11/36 , H01J11/38 , H01J2211/366
摘要： 提供等离子显示面板、显示面板的电极埋置介电壁的制造方法和等离子显示面板的电极埋置介电壁的制造方法。等离子显示面板包括：前衬底；沿垂直方向与前衬底分开的后衬底；通过绝缘层相互分开的、被设置在前后衬底之间的前放电电极和后放电电极；包围前放电电极和后放电电极的高介电层；放电单元，每个放电单元的至少一部分被高介电层包围；设置在放电单元中的每一个中的磷光体层；和填充在放电单元中的放电气体。
-
公开(公告)号：CN101030514A
公开(公告)日：2007-09-05
申请号：CN200710084231.5
申请日：2007-02-27
申请人： 三星TECHWIN株式会社
CPC分类号： H01J9/02 , H01J11/16 , H01J11/36 , H01J11/38 , H01J2211/366
摘要： 提供等离子显示面板、等离子显示面板的电极埋置介电壁的制造方法和等离子显示面板的电极埋置介电壁的制造方法。等离子显示面板包括：前衬底；沿垂直方向与前衬底分开的后衬底；通过绝缘层相互分开的、被设置在前后衬底之间的前放电电极和后放电电极；包围前放电电极和后放电电极的高介电层；放电单元，每个放电单元的至少一部分被高介电层包围；设置在放电单元中的每一个中的磷光体层；和填充在放电单元中的放电气体。
-
公开(公告)号：CN1770440B
公开(公告)日：2010-05-05
申请号：CN200510106953.7
申请日：2005-09-29
申请人： 三星TECHWIN株式会社
IPC分类号： H01L23/495 , H01L21/48
CPC分类号： H01L23/49582 , H01L24/45 , H01L24/48 , H01L24/73 , H01L2224/2919 , H01L2224/32245 , H01L2224/45124 , H01L2224/45144 , H01L2224/48091 , H01L2224/48247 , H01L2224/48639 , H01L2224/48739 , H01L2224/73265 , H01L2224/83439 , H01L2224/85439 , H01L2924/01013 , H01L2924/01028 , H01L2924/01078 , H01L2924/01079 , H01L2924/0132 , H01L2924/01327 , H01L2924/15738 , H01L2924/1576 , H01L2924/181 , H01L2924/00014 , H01L2924/01029 , H01L2924/0105 , H01L2924/00012 , H01L2924/01026 , H01L2924/01082 , H01L2924/00
摘要： 本申请涉及半导体引线框及电镀方法，有半导体引线框的半导体封装。该方法包括：准备由Fe-Ni合金(42号合金)形成的基底，并在该基底上镀覆晶粒尺寸小于1微米的镀层。通过使Sn镀层的晶粒尺寸最小化，可以抑制当在Fe-Ni合金(42号合金)形成的基底上形成Sn镀层时晶须的生长。
-
-
-
-
搜索结果
5 条记录 (耗时 0.019 秒)
