公开(公告)号：CN117192886A

公开(公告)日：2023-12-08

申请号：CN202310678851.0

申请日：2023-06-08

Applicant: 三星电子株式会社

Inventor： 金二权 ,  金相辰 ,  李智勋 ,  张珍熙 ,  金正贤

IPC: G03F1/24 ,  G03F1/76 ,  G03F1/80 ,  G03F1/38 ,  G03F1/54

Abstract: 本发明提供一种极紫外(EUV)光掩模，其可以包括掩模结构，该掩模结构包括主区域、围绕主区域的划线道区域、在划线道区域外侧且彼此分开并且各自具有相同的第一宽度的缓冲区域、以及在缓冲区域外侧的黑色边界区域。缓冲区域可以包括第一缓冲区域、第二缓冲区域和第三缓冲区域。黑色边界区域可以包括第一拐角区域、第二拐角区域和第三拐角区域。第一拐角区域可以接触第一缓冲区域和第二缓冲区域。第二拐角区域可以接触第一缓冲区域、第三缓冲区域和划线道区域的一边。第三拐角区域可以接触第二缓冲区域和第三缓冲区域。

公开(公告)号：CN111435217B

公开(公告)日：2024-05-28

申请号：CN201911075216.3

申请日：2019-11-06

Applicant: 三星电子株式会社

Inventor： 金二权 ,  金相辰 ,  高熙英 ,  金熙范 ,  金勋 ,  崔烘硕 ,  许晋硕

IPC: G03F1/52 ,  G03F1/56 ,  H01L21/027

Abstract: 公开了光掩模、制造其的方法和使用其制造半导体器件的方法。光掩模包括：衬底，包括图案区域和在图案区域周围的周边区域；反射层，在图案区域上并且延伸到周边区域上；吸收结构，在反射层上；以及电介质图案，在周边区域上的吸收结构上，并且暴露图案区域上的吸收结构。

公开(公告)号：CN100495703C

公开(公告)日：2009-06-03

申请号：CN200410010418.7

申请日：2004-11-08

Applicant: 三星电子株式会社

Inventor： 孙洪成 ,  李孝钟 ,  李义亨 ,  河商录 ,  金一龙 ,  金二权

IPC: H01L27/00 ,  H01L27/04 ,  H01L21/822

CPC classification number: H01L28/10 ,  H01F41/041 ,  H01F2017/0046 ,  H01L23/5227 ,  H01L27/08 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种用于芯片上系统的电感器及制造该电感器的方法。该电感器包括通过连接多个导电图案形成导线，其中该导电图案从在下布线上形成的籽层生长。该方法包括使用电解镀层工艺或非电镀层工艺从籽层生长多个相邻的导电图案，直到它们彼此连接。该方法还能够将导线的高度和宽度调节到所需值。

公开(公告)号：CN111435217A

公开(公告)日：2020-07-21

申请号：CN201911075216.3

申请日：2019-11-06

Applicant: 三星电子株式会社

Inventor： 金二权 ,  金相辰 ,  高熙英 ,  金熙范 ,  金勋 ,  崔烘硕 ,  许晋硕

IPC: G03F1/52 ,  G03F1/56 ,  H01L21/027

Abstract: 公开了光掩模、制造其的方法和使用其制造半导体器件的方法。光掩模包括：衬底，包括图案区域和在图案区域周围的周边区域；反射层，在图案区域上并且延伸到周边区域上；吸收结构，在反射层上；以及电介质图案，在周边区域上的吸收结构上，并且暴露图案区域上的吸收结构。

公开(公告)号：CN1624916A

公开(公告)日：2005-06-08

申请号：CN200410010418.7

申请日：2004-11-08

Applicant: 三星电子株式会社

Inventor： 孙洪成 ,  李孝钟 ,  李义亨 ,  河商录 ,  金一龙 ,  金二权

IPC: H01L27/00 ,  H01L27/04 ,  H01L21/822

CPC classification number: H01L28/10 ,  H01F41/041 ,  H01F2017/0046 ,  H01L23/5227 ,  H01L27/08 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种用于芯片上系统的电感器及制造该电感器的方法。该电感器包括通过连接多个导电图案形成导线，其中该导电图案从在下布线上形成的籽层生长。该方法包括使用电解镀层工艺或非电镀层工艺从籽层生长多个相邻的导电图案，直到它们彼此连接。该方法还能够将导线的高度和宽度调节到所需值。

公开(公告)号：CN118841395A

公开(公告)日：2024-10-25

申请号：CN202311547973.2

申请日：2023-11-20

Applicant: 三星电子株式会社

Inventor： 金正贤 ,  金相辰 ,  朴宰奭 ,  金二权 ,  朴昌敏 ,  柳亨周

IPC: H01L23/528 ,  H01L23/544 ,  H01L27/092 ,  H01L21/8238

Abstract: 本公开涉及半导体器件。一种示例半导体器件包括：衬底，所述衬底包括逻辑单元区域和键区域；虚设有源图案，所述虚设有源图案位于所述键区域上；以及键图案，所述键图案位于所述虚设有源图案中。所述键图案包括在所述衬底的上部处凹陷的键单元。所述键单元包括：低于所述虚设有源图案的顶表面的底表面；以及围绕所述底表面的多个内侧表面。所述内侧表面包括第一内侧表面和与所述第一内侧表面相对的第二内侧表面。所述第二内侧表面的硅原子表面密度与所述第一内侧表面的硅原子表面密度之比率在大约0.9至大约1.1的范围内。

公开(公告)号：CN116613144A

公开(公告)日：2023-08-18

申请号：CN202310105816.X

申请日：2023-02-13

Applicant: 三星电子株式会社

Inventor： 金正贤 ,  金相辰 ,  金二权 ,  朴晟植 ,  金钟寿 ,  朴荣植 ,  李珍成 ,  朱惠卿

IPC: H01L23/544 ,  G03F7/20

Abstract: 一种半导体器件包括：基板，包括套刻标记区域；以及在套刻标记区域上的多个标记图案。所述多个标记图案包括第一标记图案、第二标记图案、第三标记图案、第四标记图案、第五标记图案、第六标记图案和第七标记图案。第二标记图案至第七标记图案被排列为在顺时针方向上围绕第一标记图案并具有形成六边形形状的中心点。