公开(公告)号：CN1091552A

公开(公告)日：1994-08-31

申请号：CN93119872.0

申请日：1993-12-17

Applicant: 三星电子株式会社

Inventor： 裴大录 ,  朴宣厚 ,  高光万

IPC: H01L21/285 ,  H01L21/90

CPC classification number: H01L21/76879

Abstract: 采用选择性CVD钨形成通路接触塞的方法中，通过在高温下，进行H2还原工艺，在通路接触孔的下部淀积上第一层钨；随后，再在低温下，进行SiH4还原工艺，在第一层钨上淀积上第二层钨，经过第一和第二层钨来填充通路接触孔，于是形成了接触塞。因此，防止了钨的选择性衰减，从而实现可靠的半导体器件。

公开(公告)号：CN1042473C

公开(公告)日：1999-03-10

申请号：CN93119872.0

申请日：1993-12-17

Applicant: 三星电子株式会社

Inventor： 裴大录 ,  朴宣厚 ,  高光万

IPC: H01L21/285 ,  H01L21/768

CPC classification number: H01L21/76879

Abstract: 采用选择性CVD钨形成通路接触塞的方法中，通过在350～400℃进行H2还原工艺，在通路接触孔的下部淀积上第一层钨；随后，再在250～300℃下，进行SiH4还原工艺，在第一层钨上淀积上第二层钨，经过第一和第二层钨来填充通路接触孔，于是形成了接触塞。因此，防止了钨的选择性衰减，从而实现可靠的半导体器件。

公开(公告)号：CN102456646A

公开(公告)日：2012-05-16

申请号：CN201110339985.7

申请日：2011-10-28

Applicant: 三星电子株式会社

Inventor： 裴大录 ,  崔吉铉 ,  朴炳律 ,  姜泌圭

IPC: H01L23/482 ,  H01L29/78 ,  H01L21/48 ,  H01L21/336

CPC classification number: H01L27/10876 ,  H01L21/743 ,  H01L21/76254 ,  H01L21/76283 ,  H01L21/84 ,  H01L27/10885 ,  H01L27/1203 ,  H01L2924/00013 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599

Abstract: 本发明提供了一种在具有相对低的电阻的埋置布线的同时可解决在制造工艺中产生的问题的基底结构、一种制造该基底结构的方法和一种半导体装置以及一种用于使用该基底结构制造该半导体装置的方法。所述基底结构可以包括：支撑基底；绝缘层，位于所述支撑基底上；线形导电层图案，设置在所述绝缘层中，并沿第一方向延伸；线形半导体图案，设置在所述绝缘层中且设置在所述导电层图案上，沿所述第一方向延伸并具有暴露到所述绝缘层外部的顶表面。