公开(公告)号：CN107039246A

公开(公告)日：2017-08-11

申请号：CN201610862591.2

申请日：2016-09-28

Applicant: 三星电子株式会社

Inventor： 萧养康 ,  郑圣烨

IPC: H01L21/027 ,  H01L21/311 ,  H01L21/308

Abstract: 一种制造半导体器件的方法，包括：在基板上形成目标层，在目标层上形成均匀间隔的多个参考图案；在参考图案的侧表面上形成多个间隔物；在间隔物之间留有的空间中形成多个填充图案；通过在多个填充图案的一部分上执行第一表面处理，形成表面改性的填充图案；通过在多个参考图案的一部分上执行第二表面处理，形成表面改性的参考图案；以及去除多个填充图案和多个参考图案并在目标层上留下表面改性的填充图案和表面改性的参考图案。

公开(公告)号：CN107919357B

公开(公告)日：2022-09-27

申请号：CN201710749122.4

申请日：2017-08-28

Applicant: 三星电子株式会社

Inventor： 金昶和 ,  萧养康 ,  曾伟雄

IPC: H01L27/088 ,  H01L29/78 ,  H01L21/8234

Abstract: 一种半导体装置包括：衬底，具有有源区；栅极结构，设置在所述有源区上；源极/漏极区，在所述栅极结构的一侧设置在所述有源区中；第一层间绝缘层及第二层间绝缘层，依序设置在所述栅极结构及所述源极/漏极区上；第一接触插塞，穿过所述第一层间绝缘层连接到所述源极/漏极区；第二接触插塞，穿过所述第一层间绝缘层及所述第二层间绝缘层连接到所述栅极结构；第一金属线，设置在所述第二层间绝缘层上，且具有金属通孔，所述金属通孔设置在所述第二层间绝缘层中且连接到所述第一接触插塞；以及第二金属线，设置在所述第二层间绝缘层上，且直接连接到所述第二接触插塞。所述第一接触插塞与所述第二接触插塞之间的间隔可为约10nm或小于10nm。

公开(公告)号：CN107039246B

公开(公告)日：2020-06-02

申请号：CN201610862591.2

申请日：2016-09-28

Applicant: 三星电子株式会社

Inventor： 萧养康 ,  郑圣烨

IPC: H01L21/027 ,  H01L21/311 ,  H01L21/308

Abstract: 一种制造半导体器件的方法，包括：在基板上形成目标层，在目标层上形成均匀间隔的多个参考图案；在参考图案的侧表面上形成多个间隔物；在间隔物之间留有的空间中形成多个填充图案；通过在多个填充图案的一部分上执行第一表面处理，形成表面改性的填充图案；通过在多个参考图案的一部分上执行第二表面处理，形成表面改性的参考图案；以及去除多个填充图案和多个参考图案并在目标层上留下表面改性的填充图案和表面改性的参考图案。

公开(公告)号：CN107919357A

公开(公告)日：2018-04-17

申请号：CN201710749122.4

申请日：2017-08-28

Applicant: 三星电子株式会社

Inventor： 金昶和 ,  萧养康 ,  曾伟雄

IPC: H01L27/088 ,  H01L29/78 ,  H01L21/8234

CPC classification number: H01L23/535 ,  H01L21/76829 ,  H01L21/76843 ,  H01L21/76895 ,  H01L29/0649 ,  H01L29/41791 ,  H01L29/66795 ,  H01L29/785 ,  H01L27/0886 ,  H01L21/823431 ,  H01L21/823475

Abstract: 一种半导体装置包括：衬底，具有有源区；栅极结构，设置在所述有源区上；源极/漏极区，在所述栅极结构的一侧设置在所述有源区中；第一层间绝缘层及第二层间绝缘层，依序设置在所述栅极结构及所述源极/漏极区上；第一接触插塞，穿过所述第一层间绝缘层连接到所述源极/漏极区；第二接触插塞，穿过所述第一层间绝缘层及所述第二层间绝缘层连接到所述栅极结构；第一金属线，设置在所述第二层间绝缘层上，且具有金属通孔，所述金属通孔设置在所述第二层间绝缘层中且连接到所述第一接触插塞；以及第二金属线，设置在所述第二层间绝缘层上，且直接连接到所述第二接触插塞。所述第一接触插塞与所述第二接触插塞之间的间隔可为约10nm或小于10nm。

公开(公告)号：CN107230659A

公开(公告)日：2017-10-03

申请号：CN201710176969.8

申请日：2017-03-23

Applicant: 三星电子株式会社

Inventor： 萧养康

IPC: H01L21/768

CPC classification number: H01L21/76823 ,  H01L21/288 ,  H01L21/76808 ,  H01L21/7681 ,  H01L21/76831 ,  H01L21/76835 ,  H01L21/76846 ,  H01L21/76849 ,  H01L21/76877 ,  H01L21/76879 ,  H01L21/76885 ,  H01L21/76897 ,  H01L21/823431 ,  H01L21/823475 ,  H01L23/5226 ,  H01L23/53209 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53252 ,  H01L21/76843 ,  H01L2221/1073

Abstract: 在制造半导体器件的方法中，第一绝缘夹层和牺牲层顺序地形成在基板上。牺牲层被部分地去除以形成暴露第一绝缘夹层的上表面的第一开口。包括硅氧化物的绝缘衬层共形地形成在第一绝缘夹层的暴露的上表面以及第一开口的侧壁上。绝缘衬垫的在第一绝缘夹层的上表面上的至少一部分以及在其下的第一绝缘夹层的一部分被去除以形成连接到第一开口的第二开口。自形成阻挡(SFB)图案形成在第二开口的侧壁和绝缘衬垫上。布线结构形成为填充第一开口和第二开口。在去除牺牲层之后，形成第二绝缘夹层。