公开(公告)号：CN111816584B

公开(公告)日：2024-02-13

申请号：CN202010248840.5

申请日：2020-04-01

Applicant: 三星电子株式会社

Inventor： 朴柄善 ,  金益秀 ,  任智芸 ,  罗相虎 ,  吴民在

IPC: H01L21/67 ,  H01L21/02

Abstract: 本发明提供了喷头、包括其的半导体制造装置以及半导体制造方法。该半导体制造装置包括：腔室，包括在其中提供基板的操作区；在操作区中并接收基板的基板支持件；以及在基板支持件下方的下喷头，该下喷头包括：各向同性喷头，具有在基板的底表面上各向同性地提供第一反应气体的第一喷嘴孔；以及条纹喷头，具有条纹喷嘴区域和在条纹喷嘴区域之间的条纹空白区域，条纹喷嘴区域具有第二喷嘴孔，第二喷嘴孔在基板的底表面上非各向同性地提供第二反应气体。

公开(公告)号：CN114725115A

公开(公告)日：2022-07-08

申请号：CN202111638773.9

申请日：2021-12-29

Applicant: 三星电子株式会社

Inventor： 罗相虎 ,  金益秀 ,  任智芸 ,  朴柄善 ,  申善圭

IPC: H01L27/11521 ,  H01L27/11556 ,  H01L27/11568 ,  H01L27/11582 ,  G11C7/18 ,  G11C16/04

Abstract: 公开了一种半导体器件和一种数据存储系统。所述半导体器件包括：存储单元结构，位于衬底上；以及虚设单元，位于所述存储单元结构的一侧。所述存储单元结构包括：存储堆叠结构，包括交替堆叠在所述衬底上的层间绝缘层和栅电极；沟道结构，穿透所述存储堆叠结构并接触所述衬底；以及第一分隔结构，穿透所述存储堆叠结构并在第一方向上延伸，以在第二方向上将所述栅电极彼此分隔开。所述虚设结构包括：虚设堆叠结构，与所述存储堆叠结构间隔开并且包括交替堆叠的第一绝缘层和虚设栅电极；虚设沟道结构，穿透所述虚设堆叠结构；和第二分隔结构，穿透所述虚设堆叠结构，并且在所述第二方向上延伸以在所述第一方向上将所述虚设栅电极彼此分隔开。

公开(公告)号：CN111106125A

公开(公告)日：2020-05-05

申请号：CN201910884495.1

申请日：2019-09-19

Applicant: 三星电子株式会社

Inventor： 金一宇 ,  罗相虎 ,  崔炳德 ,  金益秀 ,  吴民在

IPC: H01L27/1157 ,  H01L27/11582

Abstract: 公开了一种制造垂直存储器装置的方法，该方法包括：在基底上形成第一牺牲层，第一牺牲层包括第一绝缘材料；形成包括绝缘层和第二牺牲层的模制体，绝缘层和第二牺牲层交替地且重复地堆叠在第一牺牲层上，绝缘层和第二牺牲层分别包括与第一绝缘材料不同的第二绝缘材料和第三绝缘材料；穿过模制体和第一牺牲层形成沟道；穿过模制体和第一牺牲层形成开口以暴露基底的上表面；通过开口去除第一牺牲层以形成第一间隙；形成沟道连接图案以填充第一间隙；以及用栅电极替换第二牺牲层。

公开(公告)号：CN111816584A

公开(公告)日：2020-10-23

申请号：CN202010248840.5

申请日：2020-04-01

Applicant: 三星电子株式会社

Inventor： 朴柄善 ,  金益秀 ,  任智芸 ,  罗相虎 ,  吴民在

IPC: H01L21/67 ,  H01L21/02

Abstract: 本发明提供了喷头、包括其的半导体制造装置以及半导体制造方法。该半导体制造装置包括：腔室，包括在其中提供基板的操作区；在操作区中并接收基板的基板支持件；以及在基板支持件下方的下喷头，该下喷头包括：各向同性喷头，具有在基板的底表面上各向同性地提供第一反应气体的第一喷嘴孔；以及条纹喷头，具有条纹喷嘴区域和在条纹喷嘴区域之间的条纹空白区域，条纹喷嘴区域具有第二喷嘴孔，第二喷嘴孔在基板的底表面上非各向同性地提供第二反应气体。

公开(公告)号：CN116806092A

公开(公告)日：2023-09-26

申请号：CN202310157791.8

申请日：2023-02-23

Applicant: 三星电子株式会社

Inventor： 徐枝延 ,  罗相虎 ,  韩太钟

IPC: H10B41/30 ,  H10B41/20 ,  H10B41/40 ,  H10B43/30 ,  H10B43/40 ,  H10B43/20 ,  G11C5/02 ,  G11C5/06

Abstract: 提供了一种半导体存储器装置和电子系统。该半导体存储器装置包括：外围电路结构，其包括外围电路衬底；外围电路元件，其位于外围电路衬底上；以及布线结构，其连接到外围电路元件；以及存储器单元结构，其设置在外围电路结构上。该存储器单元结构包括：单元衬底，其包括单元阵列区、延伸区和贯穿区；模制结构，其包括以台阶形式顺序地设置在单元阵列区和延伸区上的多个栅电极、以及顺序地设置在贯穿区上的多个模制牺牲膜；沟道结构，其与单元阵列区上的多个栅电极交叉；以及单元接触件，其在延伸区上穿透模制结构，并且被配置为连接多个栅电极中的至少一个和布线结构。

公开(公告)号：CN116113241A

公开(公告)日：2023-05-12

申请号：CN202211374621.7

申请日：2022-11-03

Applicant: 三星电子株式会社

Inventor： 吴民在 ,  金益秀 ,  罗相虎 ,  任智芸

IPC: H10B43/35 ,  H10B43/40 ,  H10B43/27 ,  H10B41/35 ,  H10B41/41 ,  H10B41/27

Abstract: 本公开涉及一种半导体存储器件和包括其的电子系统。该半导体存储器件包括：单元基板；模制结构，包括堆叠在单元基板上的多个栅电极，栅电极包括依次堆叠的第一接地选择线、第二接地选择线和多条字线；沟道结构，在垂直方向上延伸，穿过单元基板的上表面并穿透模制结构；局部隔离区，在与单元基板的上表面平行的第一方向上延伸并部分地分隔模制结构；以及接地隔离结构，连接在第一方向上彼此相邻的两个局部隔离区，在垂直方向上延伸并穿透第一接地选择线和第二接地选择线，其中接地隔离结构的宽度随着距单元基板的距离的增大而增大。