公开(公告)号：CN101140852A

公开(公告)日：2008-03-12

申请号：CN200610143206.5

申请日：2006-10-30

Applicant: 三星电子株式会社

Inventor： 林奭炫 ,  姜昌珍 ,  闵庚珍 ,  郑丞弼 ,  李东锡

IPC: H01L21/00 ,  H01L21/02 ,  H01L21/311 ,  H01L21/3213 ,  H01L21/768

CPC classification number: H01L21/31144 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/76816

Abstract: 在衬底上形成用于形成精细图形的第一、第二和第三层。在第三层上形成具有第一空间的第一掩模图形。形成具有第二空间的第三层图形，第二空间露出第二层。在具有第三层图形的第二层上形成第一牺牲层。在第一牺牲层上形成第四层。使用第二空间中的第二掩模图形形成包括第一和第二掩模图形的双掩模图形。在第一牺牲层上形成第二牺牲层。通过除去双掩模图形、第三层图形以及部分第一牺牲层形成具有第三空间的牺牲层图形。通过除去部分第一和第二层形成绝缘层图形。

公开(公告)号：CN101320731A

公开(公告)日：2008-12-10

申请号：CN200810142885.3

申请日：2008-02-01

Applicant: 三星电子株式会社

Inventor： 崔龙熙 ,  赵暎圭 ,  赵诚一 ,  林奭炫

IPC: H01L27/02 ,  H01L27/108 ,  H01L21/82 ,  H01L21/8242

CPC classification number: H01G4/005 ,  H01G4/33 ,  H01L27/0203 ,  H01L27/10852 ,  H01L28/90 ,  Y10T29/435

Abstract: 一种制造集成电路器件的方法，包括形成从衬底垂直延伸的多个下电容电极。多个下电容电极分别包括内侧壁和外侧壁。形成至少一种支撑图案，其在多个下电容电极的一些之间从相对着衬底的它的顶部部分沿着它的外侧壁朝着衬底的方向垂直延伸到大于多个下电容电极的相邻一些之间的横向距离的深度。在支撑图案上和在多个下电容电极的外侧壁上形成介质层，并且在介质层上形成上电容电极。此外还涉及相关的器件。

公开(公告)号：CN101320731B

公开(公告)日：2011-11-30

申请号：CN200810142885.3

申请日：2008-02-01

Applicant: 三星电子株式会社

Inventor： 崔龙熙 ,  赵暎圭 ,  赵诚一 ,  林奭炫

IPC: H01L27/02 ,  H01L27/108 ,  H01L21/82 ,  H01L21/8242

CPC classification number: H01G4/005 ,  H01G4/33 ,  H01L27/0203 ,  H01L27/10852 ,  H01L28/90 ,  Y10T29/435

Abstract: 一种制造集成电路器件的方法，包括形成从衬底垂直延伸的多个下电容电极。多个下电容电极分别包括内侧壁和外侧壁。形成至少一种支撑图案，其在多个下电容电极的一些之间从相对着衬底的它的顶部部分沿着它的外侧壁朝着衬底的方向垂直延伸到大于多个下电容电极的相邻一些之间的横向距离的深度。在支撑图案上和在多个下电容电极的外侧壁上形成介质层，并且在介质层上形成上电容电极。此外还涉及相关的器件。