多曝光半导体制造掩模组及制造这种多曝光掩模组的方法

    公开(公告)号:CN1758138B

    公开(公告)日:2010-12-01

    申请号:CN200510113435.8

    申请日:2005-10-08

    CPC classification number: G03F7/70466 G03F1/00

    Abstract: 提供掩模组,该掩模组可以用于在半导体器件的制造过程中限定具有第一间距图形的第一图形区域和具有第二间距图形的第二图形区域。这些掩模组可以包括第一掩模,具有第一曝光区域和第一屏蔽区域,在第一曝光区域中第一半色调图形限定第一图形区域,以及在第一屏蔽区域中第一遮蔽层覆盖第二图形区域。这些掩模组还可以包括第二掩模,具有第二曝光区域和第二屏蔽区域,在第二曝光区域中第二半色调图形限定第二图形区域,在第二屏蔽区域中第二遮蔽层覆盖第一图形区域。第二遮蔽层也从第二屏蔽区域延伸,以覆盖部分第二半色调图形。

    多曝光半导体制造掩模组及制造这种多曝光掩模组的方法

    公开(公告)号:CN1758138A

    公开(公告)日:2006-04-12

    申请号:CN200510113435.8

    申请日:2005-10-08

    CPC classification number: G03F7/70466 G03F1/00

    Abstract: 提供掩模组,该掩模组可以用于在半导体器件的制造过程中限定具有第一间距图形的第一图形区域和具有第二间距图形的第二图形区域。这些掩模组可以包括第一掩模,具有第一曝光区域和第一屏蔽区域,在第一曝光区域中第一半色调图形限定第一图形区域,以及在第一屏蔽区域中第一遮蔽层覆盖第二图形区域。这些掩模组还可以包括第二掩模,具有第二曝光区域和第二屏蔽区域,在第二曝光区域中第二半色调图形限定第二图形区域,在第二屏蔽区域中第二遮蔽层覆盖第一图形区域。第二遮蔽层也从第二屏蔽区域延伸,以覆盖部分第二半色调图形。

    校正EUV套准的方法和包括该方法的制造半导体装置的方法

    公开(公告)号:CN118068652A

    公开(公告)日:2024-05-24

    申请号:CN202311154911.5

    申请日:2023-09-07

    Abstract: 提供了能够有效地校正极紫外(EUV)曝光工艺中的套准误差的EUV套准校正方法和包括该EUV套准校正方法的制造半导体装置的方法。所述EUV套准校正方法包括:通过使用掩模执行EUV曝光工艺,在晶圆上形成第一光致抗蚀剂(PR)图案;检查第一PR图案的EUV套准,并且获得第一套准参数的第一套准,在第一套准参数中,套准在与扫描方向垂直的第一方向上离开第一PR图案的中心向着第一PR图案的相对侧三维地增大;基于第一套准计算掩模的变形数据;将电压施加到掩模台的夹持电极,以将掩模创建为变形掩模;以及通过使用变形掩模执行EUV曝光工艺,在晶圆上形成第二PR图案。

Patent Agency Ranking