公开(公告)号：CN107085702B

公开(公告)日：2022-09-02

申请号：CN201710077705.7

申请日：2017-02-13

Applicant: 三星电子株式会社

Inventor： 崔仁虎 ,  郑永斗 ,  金云培 ,  金正雨 ,  朴智镛 ,  梁庆淑 ,  河政圭

IPC: G06V40/13

Abstract: 提供了一种感测模块基底以及一种包括该感测模块基底的感测模块。所述感测模块基底包括：膜基底，具有第一表面和第二表面；感测通路，从第一表面至第二表面穿过膜基底，每个感测通路被构造为结合到半导体芯片的像素；互连图案，设置在膜基底的第一表面和第二表面中的至少一个表面上。

公开(公告)号：CN101184360A

公开(公告)日：2008-05-21

申请号：CN200710169652.8

申请日：2007-11-13

Applicant: 三星电子株式会社

Inventor： 朴智镛 ,  李始勋 ,  李详姬

IPC: H05K1/02 ,  H05K1/18 ,  H05K3/20 ,  H01L23/488 ,  H01L21/48

CPC classification number: H01L21/486 ,  H01L23/49811 ,  H01L23/49838 ,  H01L24/48 ,  H01L2224/48227 ,  H01L2924/00014 ,  H01L2924/01078 ,  H01L2924/15311 ,  H05K1/0287 ,  H05K1/0298 ,  H05K3/4084 ,  H05K2201/09681 ,  H05K2203/0108 ,  Y10T29/49126 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明提供了一种图案膜及其制造方法、具有该图案膜的印刷电路板和半导体封装。根据本发明一方面的图案膜包括第一膜和第二膜。第一图案阵列构造在第一膜中。第二膜附于第一膜。另外，第二图案阵列构造在第二膜中。第二图案阵列与第一图案阵列部分叠置。第一图案阵列和第二图案阵列可通过加压工艺彼此电连接。因此，可减少用于制造图案膜的时间和成本。结果，也可以以低花费来制造具有图案膜的印刷电路板和半导体封装。

公开(公告)号：CN113937079A

公开(公告)日：2022-01-14

申请号：CN202110431578.2

申请日：2021-04-21

Applicant: 三星电子株式会社

Inventor： 朴智镛 ,  金德圭

IPC: H01L23/367

Abstract: 公开了一种半导体封装件，其包括：基体膜，所述基体膜具有第一表面和与所述第一表面相对的第二表面；多条输入/输出线，所述多条输入/输出线位于所述基体膜的所述第一表面上；半导体芯片，所述半导体芯片设置在所述基体膜的所述第一表面上并且连接到所述输入/输出线，并且包括中央部分和位于所述中央部分的相对侧上的端部；和散热图案，所述散热图案位于所述基体膜的所述第二表面上。所述散热图案对应于所述半导体芯片并且具有多个开口，所述多个开口对应于所述半导体芯片的所述端部并且与所述半导体芯片的所述端部垂直交叠。

公开(公告)号：CN117238881A

公开(公告)日：2023-12-15

申请号：CN202310664620.4

申请日：2023-06-06

Applicant: 三星电子株式会社

Inventor： 沈钟辅 ,  朴智镛

IPC: H01L23/498 ,  H01L21/48 ,  H01L21/60

Abstract: 一种半导体封装包括第一再分布基板、在第一再分布基板上的半导体芯片、以及与半导体芯片的侧表面间隔开的垂直导电结构。每个垂直导电结构包括线和覆盖线的侧表面的金属层。线的顶表面从金属层暴露。

公开(公告)号：CN110059535A

公开(公告)日：2019-07-26

申请号：CN201910010545.3

申请日：2019-01-04

Applicant: 三星电子株式会社

Inventor： 金云培 ,  宋职镐 ,  赵圣恩 ,  朴智镛 ,  河政圭

IPC: G06K9/00 ,  H01L27/32

Abstract: 公开了指纹传感器封装件和包括该指纹传感器封装件的显示装置。指纹传感器封装件包括具有顶表面和与该顶表面相对的底表面的柔性膜、由封盖包围的指纹传感器，以及柔性膜上的显示驱动器集成电路。指纹传感器和显示驱动器集成电路安装在柔性膜的顶表面上。

公开(公告)号：CN117238880A

公开(公告)日：2023-12-15

申请号：CN202310331827.X

申请日：2023-03-30

Applicant: 三星电子株式会社

Inventor： 任忠彬 ,  朴智镛 ,  朴镇右

IPC: H01L23/498 ,  H01L21/60 ,  H01L21/48

Abstract: 一种半导体封装包括：封装衬底；衬底焊盘，设置在封装衬底的顶表面上；至少一个芯球，在至少一个衬底焊盘上；重分布衬底，设置在封装衬底的顶表面上；以及半导体芯片，安装在重分布衬底上。重分布衬底通过设置在重分布衬底的底表面上的多个焊球电连接到封装衬底。至少一个芯球电连接到重分布衬底。至少一个芯球的直径大于多个焊球中的每个焊球的直径。

公开(公告)号：CN107887358B

公开(公告)日：2020-11-10

申请号：CN201710679505.9

申请日：2017-08-10

Applicant: 三星电子株式会社

Inventor： 金正雨 ,  金云培 ,  卢宝仁 ,  G.成 ,  朴智镛

IPC: H01L23/488 ,  H01L23/49 ,  H01L21/60

Abstract: 本发明公开了膜型半导体封装以及制造膜型半导体封装的方法。该膜型半导体封装包括布置在膜基板上的金属引线部分、包括焊垫的半导体芯片以及将金属引线部分连接到半导体芯片的焊垫的凸块。凸块包括：金属柱，布置在焊垫上并且包括第一金属；以及焊接部分，布置在金属柱的整个表面上，接合到金属引线部分并且包括第一金属和不同于第一金属的第二金属。

公开(公告)号：CN107887358A

公开(公告)日：2018-04-06

申请号：CN201710679505.9

申请日：2017-08-10

Applicant: 三星电子株式会社

Inventor： 金正雨 ,  金云培 ,  卢宝仁 ,  G.成 ,  朴智镛

IPC: H01L23/488 ,  H01L23/49 ,  H01L21/60

Abstract: 本发明公开了膜型半导体封装以及制造膜型半导体封装的方法。该膜型半导体封装包括布置在膜基板上的金属引线部分、包括焊垫的半导体芯片以及将金属引线部分连接到半导体芯片的焊垫的凸块。凸块包括：金属柱，布置在焊垫上并且包括第一金属；以及焊接部分，布置在金属柱的整个表面上，接合到金属引线部分并且包括第一金属和不同于第一金属的第二金属。

公开(公告)号：CN117012723A

公开(公告)日：2023-11-07

申请号：CN202310049527.2

申请日：2023-02-01

Applicant: 三星电子株式会社

Inventor： 任忠彬 ,  金圣凡 ,  朴智镛 ,  朴镇右 ,  沈钟辅

IPC: H01L23/04 ,  H01L23/10 ,  H01L23/14 ,  H01L23/16 ,  H01L23/48 ,  H01L23/06 ,  H01L23/498

Abstract: 提供了一种半导体封装件，其包括：支撑布线结构；半导体芯片，位于所述支撑布线结构上；覆盖布线结构，位于所述半导体芯片上；以及填充构件，填充在所述支撑布线结构与所述覆盖布线结构之间，其中，所述覆盖布线结构包括：腔，所述腔从所述覆盖布线结构的下表面延伸到所述覆盖布线结构中并且所述半导体芯片的上部位于所述腔中；以及第一槽和第二槽，在第一水平方向上分别具有第一宽度和第二宽度，所述第一槽和所述第二槽与所述腔连通并且分别延伸到所述覆盖布线结构的在与所述第一水平方向正交的第二水平方向上彼此相对的第一侧表面和第二侧表面。

公开(公告)号：CN107085702A

公开(公告)日：2017-08-22

申请号：CN201710077705.7

申请日：2017-02-13

Applicant: 三星电子株式会社

Inventor： 崔仁虎 ,  郑永斗 ,  金云培 ,  金正雨 ,  朴智镛 ,  梁庆淑 ,  河政圭

IPC: G06K9/00

CPC classification number: G06K9/00087 ,  G06K9/00013 ,  G06K9/0002

Abstract: 提供了一种感测模块基底以及一种包括该感测模块基底的感测模块。所述感测模块基底包括：膜基底，具有第一表面和第二表面；感测通路，从第一表面至第二表面穿过膜基底，每个感测通路被构造为结合到半导体芯片的像素；互连图案，设置在膜基底的第一表面和第二表面中的至少一个表面上。