-
公开(公告)号：CN108694975B
公开(公告)日：2023-08-08
申请号：CN201810311688.3
申请日：2018-04-09
Applicant: 三星电子株式会社
IPC: G11C11/419 , G11C11/412
Abstract: 一种存储器件包括：第一写入辅助电路，向与第一位线对连接的第一存储单元提供单元电压或写入辅助电压；第一写入驱动器，通过所述第一位线对向所述第一存储单元提供写入数据；第二写入辅助电路，向与第二位线对连接的第二存储单元提供所述单元电压或所述写入辅助电压；以及第二写入驱动器，通过所述第二位线对向所述第二存储单元提供写入数据。所述第一写入辅助电路和所述第二写入辅助电路中的一个响应于列选择信号来提供所述写入辅助电压，并且所述第一写入辅助电路和所述第二写入辅助电路中的另一个响应于所述列选择信号来提供所述单元电压，其中，所述列选择信号用于从所述第一写入驱动器和所述第二写入驱动器当中选择一个提供写入数据的写入驱动器。
-
公开(公告)号：CN107564564B
公开(公告)日：2023-01-13
申请号：CN201710531761.3
申请日：2017-06-30
Applicant: 三星电子株式会社(KR)
IPC: G11C11/4091 , G11C11/4094 , G11C11/4097
Abstract: 一种存储器件包括了包括多个存储器单元在内的存储器单元阵列、连接到多个存储器单元的多条字线、连接到多个存储器单元的多条位线、连接到多个存储器单元的多条互补位线、多条辅助位线、多条辅助互补位线和开关电路。开关电路在写操作期间将多条辅助位线电连接到多条位线，在写操作期间将多条辅助互补位线电连接到多条互补位线，在读操作期间将多条辅助位线与多条位线电断开，并且在读操作期间将多条辅助互补位线与多条互补位线电断开。
-
公开(公告)号：CN105515556B
公开(公告)日：2020-06-26
申请号：CN201510665041.7
申请日：2015-10-14
Applicant: 三星电子株式会社
IPC: H03K17/28
Abstract: 提供了双向延迟电路及包括该双向延迟电路的集成电路。所述双向延迟电路包括输入驱动电路和延迟开关电路。输入驱动电路连接在输入节点与中间节点之间，输入驱动电路放大通过输入节点接收到的输入信号以产生通过中间节点的中间信号。延迟开关电路连接在中间节点与延迟节点之间，延迟开关电路响应于栅极信号来使中间信号的上升沿和下降沿延迟以产生通过延迟节点的延迟信号。栅极信号可以响应于输入信号而转变。使用响应于输入信号而转变的栅极信号，输入信号的上升沿和下降沿均被延迟，从而用较小的电路面积来实现较大的延迟量。
-
Patent Agency Ranking
公开(公告)号：CN109427390A
公开(公告)日：2019-03-05
申请号：CN201810899680.3
申请日：2018-08-08
Applicant: 三星电子株式会社
IPC: G11C11/419
CPC classification number: G11C11/419 , G11C7/12 , G11C7/14 , G11C7/18 , G11C11/4085 , G11C11/4097 , H01L27/1104
Abstract: 一种存储器件包括存储单元、连接到存储单元的字线、连接到存储单元的位线、连接到存储单元的互补位线、辅助位线、辅助互补位线以及开关电路。存储单元存储单个比特。开关电路响应于要在写操作期间写入储存单元中的数据比特的逻辑电平，通过使用至少一个虚设单元的至少一个或多个晶体管作为开关，将位线和互补位线中的一个电连接到辅助位线和辅助互补位线中的一个，并且至少一个虚设单元不存储数据比特。
-
公开(公告)号：CN108694975A
公开(公告)日：2018-10-23
申请号：CN201810311688.3
申请日：2018-04-09
Applicant: 三星电子株式会社
IPC: G11C11/419 , G11C11/412
CPC classification number: G11C7/1096 , G11C5/14 , G11C5/148 , G11C7/1006 , G11C7/12 , G11C8/08 , G11C8/16 , G11C11/4096 , G11C11/412 , G11C11/419
Abstract: 一种存储器件包括：第一写入辅助电路，向与第一位线对连接的第一存储单元提供单元电压或写入辅助电压；第一写入驱动器，通过所述第一位线对向所述第一存储单元提供写入数据；第二写入辅助电路，向与第二位线对连接的第二存储单元提供所述单元电压或所述写入辅助电压；以及第二写入驱动器，通过所述第二位线对向所述第二存储单元提供写入数据。所述第一写入辅助电路和所述第二写入辅助电路中的一个响应于列选择信号来提供所述写入辅助电压，并且所述第一写入辅助电路和所述第二写入辅助电路中的另一个响应于所述列选择信号来提供所述单元电压，其中，所述列选择信号用于从所述第一写入驱动器和所述第二写入驱动器当中选择一个提供写入数据的写入驱动器。
-
公开(公告)号：CN109427390B
公开(公告)日：2023-11-03
申请号：CN201810899680.3
申请日：2018-08-08
Applicant: 三星电子株式会社
IPC: G11C11/419
Abstract: 一种存储器件包括存储单元、连接到存储单元的字线、连接到存储单元的位线、连接到存储单元的互补位线、辅助位线、辅助互补位线以及开关电路。存储单元存储单个比特。开关电路响应于要在写操作期间写入储存单元中的数据比特的逻辑电平，通过使用至少一个虚设单元的至少一个或多个晶体管作为开关，将位线和互补位线中的一个电连接到辅助位线和辅助互补位线中的一个，并且至少一个虚设单元不存储数据比特。
-
公开(公告)号：CN107564564A
公开(公告)日：2018-01-09
申请号：CN201710531761.3
申请日：2017-06-30
Applicant: 三星电子株式会社
IPC: G11C11/4091 , G11C11/4094 , G11C11/4097
CPC classification number: G11C11/419 , G11C7/12 , G11C11/418
Abstract: 一种存储器件包括了包括多个存储器单元在内的存储器单元阵列、连接到多个存储器单元的多条字线、连接到多个存储器单元的多条位线、连接到多个存储器单元的多条互补位线、多条辅助位线、多条辅助互补位线和开关电路。开关电路在写操作期间将多条辅助位线电连接到多条位线，在写操作期间将多条辅助互补位线电连接到多条互补位线，在读操作期间将多条辅助位线与多条位线电断开，并且在读操作期间将多条辅助互补位线与多条互补位线电断开。
-
公开(公告)号：CN105515556A
公开(公告)日：2016-04-20
申请号：CN201510665041.7
申请日：2015-10-14
Applicant: 三星电子株式会社
IPC: H03K17/28
CPC classification number: H03K5/12 , H03K5/13 , H03K17/687 , H03K2005/00215
Abstract: 提供了双向延迟电路及包括该双向延迟电路的集成电路。所述双向延迟电路包括输入驱动电路和延迟开关电路。输入驱动电路连接在输入节点与中间节点之间，输入驱动电路放大通过输入节点接收到的输入信号以产生通过中间节点的中间信号。延迟开关电路连接在中间节点与延迟节点之间，延迟开关电路响应于栅极信号来使中间信号的上升沿和下降沿延迟以产生通过延迟节点的延迟信号。栅极信号可以响应于输入信号而转变。使用响应于输入信号而转变的栅极信号，输入信号的上升沿和下降沿均被延迟，从而用较小的电路面积来实现较大的延迟量。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.026 seconds)
