-
公开(公告)号:CN101800075A
公开(公告)日:2010-08-11
申请号:CN200910221718.2
申请日:2009-11-11
Applicant: 三星电子株式会社
IPC: G11C11/4078
CPC classification number: G11C7/1078 , G11C5/06 , G11C7/1084 , G11C11/4093 , G11C2207/105
Abstract: 一种具有切断漏电流功能的数据处理设备的存储器模块。数据处理设备的存储器模块包括:片内终结器电路,被设置在半导体存储装置中,并且包括连接在上拉晶体管和下拉晶体管之间的上拉电阻器和下拉电阻器;数据遮蔽垫,被设置在模块板的接头区域;电流泄漏监控单元,从数据遮蔽垫接收接地状态信号,从半导体存储装置接收位配置信号,并在片内终结器开始模式下关闭上拉晶体管以切断片内终结器电路的上拉电阻器和数据遮蔽垫之间的电流路径。
-
公开(公告)号:CN1965372A
公开(公告)日:2007-05-16
申请号:CN200580019040.X
申请日:2005-06-08
Applicant: 三星电子株式会社
CPC classification number: G06F11/267
Abstract: 本发明提供了使安装在存储器系统上的存储器模块或安装在存储器模块上的数个存储器进入测试模式的方法,和引入了执行该方法的第一寄存器和第二寄存器。每个存储器制造者提供了相互不同的使存储器进入测试模式的MRS代码和相互不同的使存储器进入测试模式的方法。因此,将测试MRS的个数存储在控制存储器的第一寄存器中,和将测试MRS代码编程到第二寄存器中。另外,用于确定测试MRS的个数的存储在第一寄存器中的每个位分别对应于存储相应测试MRS代码的每个第二寄存器。
-
公开(公告)号:CN1744228A
公开(公告)日:2006-03-08
申请号:CN200510081930.5
申请日:2005-07-08
Applicant: 三星电子株式会社
CPC classification number: G11C5/04 , G06F13/1689 , G11C7/22 , G11C7/222 , G11C8/18 , G11C11/401 , G11C29/12015 , G11C29/14
Abstract: 一种利用非周期性时钟的存储器模块、存储器单元和集线器以及使用它们的方法。一种示例性的存储器模块可以包括:锁相环,用于接收外部周期性时钟和产生一个或多个内部周期性时钟;以及多个存储器单元,用于接收内部周期性时钟之一或来自外部源的非周期性时钟。
-
公开(公告)号:CN1722306A
公开(公告)日:2006-01-18
申请号:CN200510077886.0
申请日:2005-06-13
Applicant: 三星电子株式会社
CPC classification number: G11C29/08 , G11C5/04 , G11C2029/5602
Abstract: 一种测试存储器模块的方法,该方法包括:将存储器模块的中心单元转换至透明模式;将对应于第一地址的第一数据提供给存储器模块的中心单元;将存储器模块的中心单元的第一数据提供给存储器的第一地址;将第一期望数据提供给存储器模块的中心单元;向存储器模块的中心单元输出存储在存储器的第一地址处的第二数据;以及将第二数据与第一期望数据进行比较。
-
公开(公告)号:CN1965372B
公开(公告)日:2012-03-21
申请号:CN200580019040.X
申请日:2005-06-08
Applicant: 三星电子株式会社
CPC classification number: G06F11/267
Abstract: 本发明提供了使安装在存储器系统上的存储器模块或安装在存储器模块上的数个存储器进入测试模式的方法,和引入了执行该方法的第一寄存器和第二寄存器。每个存储器制造者提供了相互不同的使存储器进入测试模式的MRS代码和相互不同的使存储器进入测试模式的方法。因此,将测试MRS的个数存储在控制存储器的第一寄存器中,和将测试MRS代码编程到第二寄存器中。另外,用于确定测试MRS的个数的存储在第一寄存器中的每个位分别对应于存储相应测试MRS代码的每个第二寄存器。
-
公开(公告)号:CN1722306B
公开(公告)日:2011-01-26
申请号:CN200510077886.0
申请日:2005-06-13
Applicant: 三星电子株式会社
CPC classification number: G11C29/08 , G11C5/04 , G11C2029/5602
Abstract: 一种测试存储器模块的方法,该方法包括:将存储器模块的中心单元转换至透明模式;将对应于第一地址的第一数据提供给存储器模块的中心单元;将存储器模块的中心单元的第一数据提供给存储器的第一地址;将第一期望数据提供给存储器模块的中心单元;向存储器模块的中心单元输出存储在存储器的第一地址处的第二数据;以及将第二数据与第一期望数据进行比较。
-
-
-
-
-