公开(公告)号：CN101393965B

公开(公告)日：2013-10-02

申请号：CN200810135808.5

申请日：2008-07-14

Applicant: 三星电子株式会社

Inventor： 安亨根 ,  安东浩 ,  林暎洙 ,  河龙湖 ,  张准荣 ,  林东源 ,  李玖瑞 ,  朴俊相 ,  高汉凤 ,  朴瑛琳

IPC: H01L45/00 ,  H01L21/82 ,  H01L21/84 ,  H01L27/24 ,  G11C16/02 ,  G11C11/56

Abstract: 提供用于形成具有底电极的相变存储器件的方法。相变存储器件可以具有在基底上的底部图案。线形状或者L形状的底电极可以被形成为与基底上的相应底部图案接触，并且具有由在基底上的x和y轴方向上的尺度限定的上表面。沿着底电极的上表面的x轴的尺度具有比用于制造相变存储器件的光刻处理的分辨极限小的宽度。相变图案可以被形成为与底电极的上表面接触，以具有比在底电极的上表面的x和y轴方向上的每个尺度更大的宽度，并且上电极可以被形成在所述相变图案上，其中，所述线形状或者L形状表示在x轴方向上的底电极的剖面线形状或者剖面L形状。

公开(公告)号：CN101393965A

公开(公告)日：2009-03-25

申请号：CN200810135808.5

申请日：2008-07-14

Applicant: 三星电子株式会社

Inventor： 安亨根 ,  安东浩 ,  林暎洙 ,  河龙湖 ,  张准荣 ,  林东源 ,  李玖瑞 ,  朴俊相 ,  高汉凤 ,  朴瑛琳

IPC: H01L45/00 ,  H01L21/82 ,  H01L21/84 ,  H01L27/24 ,  G11C16/02 ,  G11C11/56

Abstract: 提供用于形成具有底电极的相变存储器件的方法。相变存储器件可以具有在基底上的底部图案。线形状或者L形状的底电极可以被形成为与基底上的相应底部图案接触，并且具有由在基底上的x和y轴方向上的尺度限定的上表面。沿着底电极的上表面的x轴的尺度具有比用于制造相变存储器件的光刻处理的分辨极限小的宽度。相变图案可以被形成为与底电极的上表面接触，以具有比在底电极的上表面的x和y轴方向上的每个尺度更大的宽度，并且上电极可以被形成在所述相变图案上，其中，所述线形状或者L形状表示在x轴方向上的底电极的剖面线形状或者剖面L形状。

公开(公告)号：CN118628708A

公开(公告)日：2024-09-10

申请号：CN202410067362.6

申请日：2024-01-16

Applicant: 三星电子株式会社

Inventor： 郑仁均 ,  朴东辰 ,  文晟墉 ,  张准荣

IPC: G06V10/24 ,  G06V10/94 ,  G06V10/764 ,  G06F16/532 ,  G06F16/55

Abstract: 一种图案校正方法，包括：从数据库获取包括全拍照坐标和未对准值的全拍照数据；针对全拍照数据，基于悬臂梁分析方法来计算全拍照数据的变形系数；基于全拍照数据，沿在位线方向上的第一轴提取第一坐标数据，并且沿在字线方向上的第二轴提取第二坐标数据；基于第一坐标数据和第二坐标数据对全拍照数据进行分类；从全拍照数据中去除异常值。

公开(公告)号：CN118689032A

公开(公告)日：2024-09-24

申请号：CN202410197595.8

申请日：2024-02-22

Applicant: 三星电子株式会社

Inventor： 朴东辰 ,  文晟墉 ,  张准荣

IPC: G03F1/68 ,  H10B12/00 ,  G03F1/70

Abstract: 提供了光掩模制造方法和半导体装置制造方法。该光掩模制造方法包括：基于布局数据限定主区域和虚设区域，其中主区域对应于围绕由布局数据限定的功能图案的外边界，虚设区域对应于主区域外部的空白空间；以及形成虚设图案以填充虚设区域。形成虚设图案包括：将至少一个第一图案块放置在虚设区域中以形成第一子区域，至少一个第一图案块中的每一个具有第一面积；以及在完成将至少一个第一图案块放置在虚设区域中之后，将至少一个第二图案块放置在除第一子区域之外的虚设区域中以形成第二子区域，至少一个第二图案块中的每一个具有小于第一面积的第二面积。

公开(公告)号：CN110032038A

公开(公告)日：2019-07-19

申请号：CN201811426612.1

申请日：2018-11-27

Applicant: 三星电子株式会社

Inventor： 梁起豪 ,  张准荣 ,  金昌焕 ,  徐成寿

IPC: G03F1/36 ,  H01L21/336

Abstract: 在设计掩模的方法中，设计包括有源区、栅极结构、和栅极抽头的第一掩模，所述栅极抽头与所述有源区和所述栅极结构部分地重叠。改变所述第一掩模，使得所述栅极抽头的一部分延伸。对改变的第一掩模执行OPC以设计第二掩模。

公开(公告)号：CN110032038B

公开(公告)日：2023-09-29

申请号：CN201811426612.1

申请日：2018-11-27

Applicant: 三星电子株式会社

Inventor： 梁起豪 ,  张准荣 ,  金昌焕 ,  徐成寿

IPC: G03F1/36 ,  H01L21/336

Abstract: 在设计掩模的方法中，设计包括有源区、栅极结构、和栅极抽头的第一掩模，所述栅极抽头与所述有源区和所述栅极结构部分地重叠。改变所述第一掩模，使得所述栅极抽头的一部分延伸。对改变的第一掩模执行OPC以设计第二掩模。

公开(公告)号：CN116776805A

公开(公告)日：2023-09-19

申请号：CN202211616528.2

申请日：2022-12-15

Applicant: 三星电子株式会社

Inventor： 孙完基 ,  朴东辰 ,  裵成炫 ,  张准荣

IPC: G06F30/392

Abstract: 提供了一种用于基于第一输入和修改输入生成布局图形的布局设计工具、一种修改布局的方法和一种半导体制造系统。所述布局设计工具包括处理电路，所述处理电路基于所述第一输入生成其中图案被脚本化的临时布局并且基于所述修改输入修改所述临时布局以生成所述布局图形，以及所述处理电路基于所述修改输入在所述临时布局上指定要修改的多个修改区域并且在背景层上指定多个变换区域，所述临时布局的所述多个修改区域包括具有相同形状的图案组，并且所述布局设计工具通过提取包括在所述多个修改区域中的任何一个修改区域中的所述图案组来生成图案层并且通过将所述图案层布设在所述背景层的所述多个变换区域上来生成所述布局图形。

公开(公告)号：CN116360204A

公开(公告)日：2023-06-30

申请号：CN202211683475.6

申请日：2022-12-27

Applicant: 三星电子株式会社

Inventor： 李儿潾 ,  梁起豪 ,  郑芝银 ,  文晟墉 ,  张准荣

IPC: G03F1/36 ,  G03F7/20

Abstract: 公开了光学邻近校正方法、掩模制造方法和半导体芯片制造方法。所述用于制造半导体芯片的光学邻近校正(OPC)方法可包括：检测初始布图图案的多个边缘，并且将所述多个边缘之中的违反掩模规则的边缘确定为目标边缘；在目标边缘上设置参考控制点(RCP)；通过基于RCP划分目标边缘来形成多边缘；在多边缘上设置附加控制点；通过基于RCP和附加控制点将多边缘变换为弯曲边缘，来形成修改布图图案；基于修改布图图案执行OPC模拟；以及基于OPC模拟的结果来计算修改布图图案的边缘放置误差(EPE)。