公开(公告)号：CN103066987A

公开(公告)日：2013-04-24

申请号：CN201210411773.X

申请日：2012-10-24

Applicant: 三星电子株式会社

Inventor： 文炳模 ,  裵容撤 ,  安民守 ,  全英珍

IPC: H03K19/0185

CPC classification number: H04L25/028 ,  H03K19/018521 ,  H03K19/01855 ,  H04L25/0292

Abstract: 本申请涉及输出驱动器、集成电路及系统。集成电路包括输出驱动器，该输出驱动器包括输出端和接收电路，该接收电路包括连接在输出端和地之间的端接电阻器。输出驱动器包括第一NMOS晶体管和第二NMOS晶体管，第一NMOS晶体管被配置为响应于上拉信号将输出端的电压上拉到上拉电压，而第二NMOS晶体管被配置为响应于下拉信号将输出端的电压下拉到地电压。

公开(公告)号：CN108010897B

公开(公告)日：2022-06-10

申请号：CN201711039002.1

申请日：2017-10-30

Applicant: 三星电子株式会社

Inventor： 赵英喆 ,  安民守 ,  崔桢焕

IPC: H01L23/488 ,  H01L23/528

Abstract: 半导体器件包括：衬底，所述衬底具有单元区域和电路区域；所述衬底上的上布线层；以及所述上布线层上的再分配布线层。所述上布线层包括电路区域中的次上层布线和次上层布线上的最上层布线。所述最上层布线包括电连接到次上层布线的最上层芯片焊盘。所述最上层芯片焊盘的至少一部分在单元区域中。所述再分配布线层包括电连接到最上层芯片焊盘的再分配布线。所述再分配布线的至少一部分用作连接到外部连接器的连接焊盘。

公开(公告)号：CN113964126A

公开(公告)日：2022-01-21

申请号：CN202110796992.3

申请日：2021-07-14

Applicant: 三星电子株式会社

Inventor： 金衡辰 ,  金容峻 ,  金用勋 ,  安民守 ,  吴凛 ,  崔轸湧

IPC: H01L27/108

Abstract: 一种半导体器件包括：单元区域，在所述单元区域中以阵列结构布置有多个存储单元；以及外围区域，在所述外围区域中布置有被配置为驱动所述多个存储单元的电路，并且所述外围区域紧邻所述单元区域。所述单元区域被分成多个存储体，并且所述多个存储体包括具有基本尺寸的第一存储体和尺寸为所述基本尺寸的1/(2*n)的第二存储体，其中，n是大于或等于1的整数。所述多个存储体布置在第一方向上和垂直于所述第一方向的第二方向上，并且所述半导体器件形成为在所述第二方向上伸长的矩形芯片。

公开(公告)号：CN108010897A

公开(公告)日：2018-05-08

申请号：CN201711039002.1

申请日：2017-10-30

Applicant: 三星电子株式会社

Inventor： 赵英喆 ,  安民守 ,  崔桢焕

IPC: H01L23/488 ,  H01L23/528

CPC classification number: H01L23/5226 ,  H01L23/5227 ,  H01L23/525 ,  H01L23/53295 ,  H01L24/05 ,  H01L24/08 ,  H01L2224/02331 ,  H01L2224/05024 ,  H01L2224/05554 ,  H01L2224/48463 ,  H01L2224/49171 ,  H01L2924/00014 ,  H01L2224/45099 ,  H01L24/02 ,  H01L23/528 ,  H01L24/06 ,  H01L2224/0237 ,  H01L2224/02373

Abstract: 半导体器件包括：衬底，所述衬底具有单元区域和电路区域；所述衬底上的上布线层；以及所述上布线层上的再分配布线层。所述上布线层包括电路区域中的次上层布线和次上层布线上的最上层布线。所述最上层布线包括电连接到次上层布线的最上层芯片焊盘。所述最上层芯片焊盘的至少一部分在单元区域中。所述再分配布线层包括电连接到最上层芯片焊盘的再分配布线。所述再分配布线的至少一部分用作连接到外部连接器的连接焊盘。