公开(公告)号：CN1921307A

公开(公告)日：2007-02-28

申请号：CN200610121872.9

申请日：2006-08-25

Applicant: 三星电子株式会社

Inventor： 全英珍

IPC: H03K5/125

CPC classification number: H04L25/061 ,  H04L25/0292

Abstract: 一种双参考输入接收器以及接收方法，其中该输入接收器包括：第一输入缓冲器，其与时钟信号同步并且由该时钟信号启用，其读出在输入数据信号和第一参考电压之间的差值，并且放大所读出的结果；第二输入缓冲器，其与时钟信号同步并且由该时钟信号启用，其读出在第二参考电压和输入数据信号之间的差值，并且放大所读出的结果；以及相位检测器，其检测在第一和第二输入缓冲器的输出信号相位之间的差值，并且输出与检测结果相对应的信号。第一和第二参考电压可以分别高于和低于输入数据信号的中值电压。因此，有利地使用了单个输入数据信号并且提供了宽的输入数据眼。

公开(公告)号：CN103066987A

公开(公告)日：2013-04-24

申请号：CN201210411773.X

申请日：2012-10-24

Applicant: 三星电子株式会社

Inventor： 文炳模 ,  裵容撤 ,  安民守 ,  全英珍

IPC: H03K19/0185

CPC classification number: H04L25/028 ,  H03K19/018521 ,  H03K19/01855 ,  H04L25/0292

Abstract: 本申请涉及输出驱动器、集成电路及系统。集成电路包括输出驱动器，该输出驱动器包括输出端和接收电路，该接收电路包括连接在输出端和地之间的端接电阻器。输出驱动器包括第一NMOS晶体管和第二NMOS晶体管，第一NMOS晶体管被配置为响应于上拉信号将输出端的电压上拉到上拉电压，而第二NMOS晶体管被配置为响应于下拉信号将输出端的电压下拉到地电压。

公开(公告)号：CN102194515A

公开(公告)日：2011-09-21

申请号：CN201110042207.1

申请日：2011-02-22

Applicant: 三星电子株式会社

Inventor： 全英珍

IPC: G11C11/413

CPC classification number: G11C7/1057 ,  G11C7/1084 ,  G11C7/109 ,  G11C7/222

Abstract: 一种存储器件，包括：存储器件，具有包括存储器单元阵列的存储器核；数据输入/输出管脚，通过数据缓冲器连接到该存储器核；和片上终结电路。片上终结电路包括：终结电路，被配置为在该输入/输出数据管脚处提供终结阻抗，该终结电路具有基于异步控制信号ACS的存在有选择地将终结阻抗连接到该输入/输出数据管脚的开关器件，其中该ACS是基于存储器写命令的存在产生的。该存储器件还包括训练电路，包括：异步信号延迟器，被配置为延迟ACS信号到终结电路的信号路径；和比较单元，被配置为比较ACS信号和参考信号之间的相位差，该比较单元包括相位检测器和重复延迟器，其中该重复延迟器被配置为延迟该ACS信号到该相位检测器的信号路径，并且该相位检测器被配置为输出该相位差作为训练结果。

公开(公告)号：CN1801625A

公开(公告)日：2006-07-12

申请号：CN200510120321.6

申请日：2005-11-08

Applicant: 三星电子株式会社

Inventor： 全英珍

IPC: H03L7/08 ,  G11C11/4076 ,  G11C7/22

CPC classification number: H03L7/0814 ,  H03L7/0805

Abstract: 在一延时锁定环路和一具有它的半导体存储器中，延时锁定环路包括一鉴相和控制信号发生器，用于检测一时钟信号与一反馈时钟信号之间的相位差，并产生一随相位差变化的多位延时控制信号；一第一延时器，具有预定数目的第一延时单元，通过级联连接来延迟时钟信号，以响应于多位延时控制信号产生多个输出时钟信号和反馈时钟信号；一第二延时器，具有预定数目的第二延时单元，通过级联连接来延迟一反相时钟信号，以响应于多位延时控制信号产生多个反相输出时钟信号；以及一混相器，用于混合多个输出时钟信号和多个反相输出时钟信号中相应时钟信号的相位，以输出多个校正输出时钟信号。

公开(公告)号：CN102750988A

公开(公告)日：2012-10-24

申请号：CN201210234711.6

申请日：2012-03-28

Applicant: 三星电子株式会社

Inventor： 全英珍

IPC: G11C29/08

CPC classification number: G06F3/0614 ,  G06F3/0629 ,  G06F3/0659 ,  G06F3/0673 ,  G11C7/1072 ,  G11C7/22 ,  G11C7/222 ,  G11C8/06 ,  G11C8/18 ,  G11C11/4076 ,  G11C11/4082 ,  G11C11/4087 ,  G11C11/409 ,  G11C11/4093 ,  G11C11/4096 ,  G11C29/023 ,  G11C29/028 ,  G11C2207/2254

Abstract: 在命令/地址校准模式中，存储器控制器可将测试图案的多个周期作为信号传送给存储器装置。测试图案信号的每个周期可在关于同样传送给存储器装置的时钟的经调整的相对相位处传送。存储器装置可在由时钟确定的定时处输入测试图案信号，例如在时钟的上升和/或下降沿。由存储器装置输入的测试图案可被发送给存储器控制器，以确定在该周期中是否将该测试图案成功地传送至存储器装置。对测试图案传送的多个周期进行评估，以确定在系统操作过程中命令/地址信号关于用于传送的时钟的相对相位。

公开(公告)号：CN1921307B

公开(公告)日：2011-07-06

申请号：CN200610121872.9

申请日：2006-08-25

Applicant: 三星电子株式会社

Inventor： 全英珍

IPC: H03K5/125

CPC classification number: H04L25/061 ,  H04L25/0292

Abstract: 一种双参考输入接收器以及接收方法，其中该输入接收器包括：第一输入缓冲器，其与时钟信号同步并且由该时钟信号启用，其读出在输入数据信号和第一参考电压之间的差值，并且放大所读出的结果；第二输入缓冲器，其与时钟信号同步并且由该时钟信号启用，其读出在第二参考电压和输入数据信号之间的差值，并且放大所读出的结果；以及相位检测器，其检测在第一和第二输入缓冲器的输出信号相位之间的差值，并且输出与检测结果相对应的信号。第一和第二参考电压可以分别高于和低于输入数据信号的中值电压。因此，有利地使用了单个输入数据信号并且提供了宽的输入数据眼。

公开(公告)号：CN100530971C

公开(公告)日：2009-08-19

申请号：CN200510120321.6

申请日：2005-11-08

Applicant: 三星电子株式会社

Inventor： 全英珍

IPC: H03L7/08 ,  G11C11/4076 ,  G11C7/22

CPC classification number: H03L7/0814 ,  H03L7/0805

Abstract: 在一延时锁定环路和一具有有它的半导体存储器中，延时锁定环路包括一鉴相和控制信号发生器，用于检测一时钟信号与一反馈时钟信号之间的相位差，并产生一随相位差变化的多位延时控制信号；一第一延时器，具有预定数目的第一延时单元，通过级联连接来延迟时钟信号，以响应于多位延时控制信号产生多个输出时钟信号和反馈时钟信号；一第二延时器，具有预定数目的第二延时单元，通过级联连接来延迟一反相时钟信号，以响应于多位延时控制信号产生多个反相输出时钟信号；以及一混相器，用于混合多个输出时钟信号和多个反相输出时钟信号中相应时钟信号的相位，以输出多个校正输出时钟信号。