公开(公告)号：CN104022049B

公开(公告)日：2018-05-25

申请号：CN201410037347.3

申请日：2014-01-26

Applicant: 三星电子株式会社

Inventor： 韩昌虎 ,  金大煜 ,  李珍宁 ,  崔诚元 ,  金炳勋 ,  朴瀚钦 ,  崔相镇 ,  具滋钦

IPC: H01L21/66

CPC classification number: G06F17/18 ,  G03F7/70633 ,  H01L22/00 ,  H01L22/20 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种处理方法，包括：基于初始数据处理晶片；测量多个区域的每一个的误差；将多个区域中的至少一些区域的误差相似度计算为一些区域的每一对之间的分隔距离的函数；选择第一区域和与第一区域相邻的多个第二区域；基于每一对第二区域之间的误差相似度和第一区域与每个第二区域之间的误差相似度来计算第二区域的权重值；基于第二区域的测量误差和第二区域的权重值来计算第一区域的估计误差；以及基于多个区域的每一个的估计误差来产生估计数据。

公开(公告)号：CN101068015A

公开(公告)日：2007-11-07

申请号：CN200710101067.4

申请日：2007-04-26

Applicant: 三星电子株式会社 ,  因菲尼奥恩技术北美公司

Inventor： 高荣健 ,  具滋钦 ,  宣敏喆 ,  罗伯特·韦泽

IPC: H01L23/525 ,  H01L21/768

CPC classification number: H01L23/5256 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 本发明提供用于小功率应用的电可编程集成熔丝。集成熔丝器件具有堆叠结构，该结构具有多晶硅层和形成于多晶硅层上的导电层。集成熔丝具有的结构特征使得能够用低编程电流/电压对熔丝进行可靠且高效的编程，同时实现熔断位置的一致性。例如，形成具有变化厚度的导电层并形成具有变化掺杂分布的多晶硅层来实现编程的可靠性和一致性，以提供容易发生熔断事件的更为精确的局部化区域。

公开(公告)号：CN106531719A

公开(公告)日：2017-03-22

申请号：CN201610825719.8

申请日：2016-09-14

Applicant: 三星电子株式会社

Inventor： 严多一 ,  金桢益 ,  具滋钦 ,  金哲性 ,  朴俊起 ,  玄尚镇

IPC: H01L23/538

Abstract: 提供一种半导体装置，所述半导体装置包括：有源鳍，在基底上从隔离图案部分地突出；栅极结构，在有源鳍上；源/漏层，在与栅极结构相邻的有源鳍的一部分上；金属硅化物图案，在源/漏层上；以及塞，在金属硅化物图案上。塞包括：第二金属图案；金属氮化物图案，接触金属硅化物图案的上表面，并覆盖第二金属图案的底部和侧壁；以及第一金属图案，在金属硅化物图案上，第一金属图案覆盖金属氮化物图案的外侧壁。第一金属图案的氮浓度根据距金属氮化物图案的外侧壁的距离而逐渐减小。

公开(公告)号：CN100452301C

公开(公告)日：2009-01-14

申请号：CN03158494.2

申请日：2003-09-11

Applicant: 三星电子株式会社

Inventor： 具滋钦 ,  李彰原 ,  许盛俊 ,  尹宣弼 ,  金星万

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/823437 ,  H01L21/28247 ,  H01L29/4941 ,  H01L29/6656

Abstract: 本发明公开了一种半导体器件及其制造方法，其中盖层用于控制氧化过程中金属栅极图形各部分的相对氧化速率。盖层可以是多层结构，并且可以被蚀刻以在金属栅极图形的侧壁上形成绝缘隔离壁。盖层允许使用选择性氧化工艺来氧化衬底的一部分和金属栅极图形，同时抑制包含在金属栅极图形中的金属层的氧化，该氧化工艺可以是在富含氢气的环境中利用H2O和H2的分压的湿氧化工艺。这使得蚀刻对硅衬底以及金属栅极图形的边缘的损伤减小，同时基本上维持栅极绝缘层的初始厚度和金属层的电导性。

公开(公告)号：CN1649112A

公开(公告)日：2005-08-03

申请号：CN200410099749.2

申请日：2004-11-17

Applicant: 三星电子株式会社

Inventor： 金旼炷 ,  具滋钦 ,  宣敏喆 ,  卢官种

IPC: H01L21/336

CPC classification number: H01L29/665 ,  H01L21/28052 ,  H01L21/28518

Abstract: 提供了镍－自对准硅化物工艺和利用该工艺的制造半导体器件的方法。镍－自对准硅化物工艺包括制备具有硅区和包含硅的绝缘区的衬底。镍沉积在衬底上，并且在300℃至380℃的第一温度下退火镍以在硅区上选择性地形成单镍单硅化物层，并且在绝缘区上仅剩下未反应的镍层。选择性地除去未反应的镍层以暴露绝缘区，并同时在硅区上仅剩下单镍单硅化物层。随后，在比第一温度高的第二温度下对单镍单硅化物层进行退火，从而在没有单镍单硅化物层相变的情况下形成热稳定的单镍单硅化物层。

公开(公告)号：CN1510726A

公开(公告)日：2004-07-07

申请号：CN200310120909.2

申请日：2003-10-17

Applicant: 三星电子株式会社

Inventor： 具景谟 ,  具滋钦 ,  朴惠贞

IPC: H01L21/3205 ,  H01L21/321 ,  H01L21/336

CPC classification number: C23C14/5806 ,  C23C14/021 ,  C23C14/165 ,  C23C14/5873 ,  H01L21/28052 ,  H01L21/28518 ,  H01L29/665

Abstract: 本发明公开硅化钴膜的形成方法和具有硅化钴膜的半导体装置的制造方法。在含硅导电区上有一含钴膜，并且一富含钛的覆盖层形成在含钴膜上。在富含钛的覆盖层中钛/其他元素(如果有的话)的原子百分比比率大于1。对该合成结构进行退火，使得含钴膜中的钴和含硅导电区中的硅彼此反应，从而形成一硅化钴膜。当在高温下形成硅化钴膜的时候，也形成一扩散抑制界面膜。

公开(公告)号：CN101068015B

公开(公告)日：2012-07-18

申请号：CN200710101067.4

申请日：2007-04-26

Applicant: 三星电子株式会社 ,  因菲尼奥恩技术北美公司

Inventor： 高荣健 ,  具滋钦 ,  宣敏喆 ,  罗伯特·韦泽

IPC: H01L23/525 ,  H01L21/768

CPC classification number: H01L23/5256 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 本发明提供用于小功率应用的电可编程集成熔丝。集成熔丝器件具有堆叠结构，该结构具有多晶硅层和形成于多晶硅层上的导电层。集成熔丝具有的结构特征使得能够用低编程电流/电压对熔丝进行可靠且高效的编程，同时实现熔断位置的一致性。例如，形成具有变化厚度的导电层并形成具有变化掺杂分布的多晶硅层来实现编程的可靠性和一致性，以提供容易发生熔断事件的更为精确的局部化区域。

公开(公告)号：CN100336186C

公开(公告)日：2007-09-05

申请号：CN200310120207.4

申请日：2003-12-09

Applicant: 三星电子株式会社

Inventor： 具滋钦 ,  宣敏喆 ,  卢官钟 ,  金旼炷

IPC: H01L21/3205 ,  H01L21/336

CPC classification number: H01L29/665 ,  H01L21/28052 ,  H01L21/28061 ,  H01L21/28518 ,  H01L29/4941 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明提供了形成硅化镍层以及半导体器件的方法，该半导体器件包括硅化镍层，其提供了对于450℃以上的温度下的后续工艺的提高的稳定性。具体地，硅化镍层由具有小部分合金金属(如钽)的镍合金形成，并表现出降低的结块性和受阻的NiSi与NiSi2之间的相变，从而抑制了表面电阻的增大并改善了利用精细图形的效用。如所形成的那样，硅化镍层包括主要由硅和镍构成的下层、以及包含合金金属主要部分的薄的上层。

公开(公告)号：CN1329967C

公开(公告)日：2007-08-01

申请号：CN200410099749.2

申请日：2004-11-17

Applicant: 三星电子株式会社

Inventor： 金旼炷 ,  具滋钦 ,  宣敏喆 ,  卢官种

IPC: H01L21/336

CPC classification number: H01L29/665 ,  H01L21/28052 ,  H01L21/28518

Abstract: 提供了镍-自对准硅化物工艺和利用该工艺的制造半导体器件的方法。镍-自对准硅化物工艺包括制备具有硅区和包含硅的绝缘区的衬底。镍沉积在衬底上，并且在300℃至380℃的第一温度下退火镍以在硅区上选择性地形成单镍单硅化物层，并且在绝缘区上仅剩下未反应的镍层。选择性地除去未反应的镍层以暴露绝缘区，并同时在硅区上仅剩下单镍单硅化物层。随后，在比第一温度高的第二温度下对单镍单硅化物层进行退火，从而在没有单镍单硅化物层相变的情况下形成热稳定的单镍单硅化物层。

公开(公告)号：CN1490845A

公开(公告)日：2004-04-21

申请号：CN03158494.2

申请日：2003-09-11

Applicant: 三星电子株式会社

Inventor： 具滋钦 ,  李彰原 ,  许盛俊 ,  尹宣弼 ,  金星万

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/823437 ,  H01L21/28247 ,  H01L29/4941 ,  H01L29/6656

Abstract: 本发明公开了一种半导体器件及其制造方法，其中盖层用于控制氧化过程中金属栅极图形各部分的相对氧化速率。盖层可以是多层结构，并且可以被蚀刻以在金属栅极图形的侧壁上形成绝缘隔离壁。盖层允许使用选择性氧化工艺来氧化衬底的一部分和金属栅极图形，同时抑制包含在金属栅极图形中的金属层的氧化，该氧化工艺可以是在富含氢气的环境中利用H2O和H2的分压的湿氧化工艺。这使得蚀刻对硅衬底以及金属栅极图形的边缘的损伤减小，同时基本上维持栅极绝缘层的初始厚度和金属层的电导性。