公开(公告)号：CN120011133A

公开(公告)日：2025-05-16

申请号：CN202510496784.X

申请日：2025-04-21

Applicant: 上海交通大学 ,  上海航天计算机技术研究所

Inventor： 黄宇轩 ,  程利甫 ,  刘奎 ,  金航宇 ,  景乃锋 ,  王琴 ,  蒋剑飞

IPC: G06F11/10 ,  G06F9/50 ,  G06N3/063

Abstract: 本发明提供了一种基于动态例化的纠错存内计算系统、方法及设备，属于存内计算技术领域，所述系统包括存内计算输入模块、纠错存内计算模块、存内计算输出模块；所述存内计算输入模块用于将特征值划分，并生成奇偶校验比特；在纠错存内计算模块中，由片上抗辐射MRAM单元将权重发送至例化存内计算单元，与特征值进行存内计算，计算结果发送至结果判决单元，若奇偶校验正确则输出结果，若奇偶校验不正确则新增例化存内计算单元用于输出正确结果；存内计算输出模块用于接收纠错存内计算模块的输出结果以获得输出特征值。本发明支持存内计算单元的灵活动态例化，根据计算结果进行例化或释放硬件资源，增强存内计算系统的灵活性和系统性能。

公开(公告)号：CN116047968B

公开(公告)日：2024-09-06

申请号：CN202310011509.5

申请日：2023-01-05

Applicant: 上海航天计算机技术研究所

Inventor： 徐建萍 ,  周振宇 ,  赵雯娴 ,  胡世豪 ,  于砚 ,  张圣杰

IPC: G05B19/042

Abstract: 本发明提供了一种运载火箭火工品自动保护与解保冗余控制装置。所述控制装置包括数字处理模块、火工品解控模块和火工品自保模块。本发明采用模块化设计，实现小型化、通用化特点。箭地通信采用隔离RS422串口通信，减少了箭地之间大量电缆的铺设，降低长电缆引入干扰风险。本发明采用纯数字化控制，以FPGA+可编程只读存储器架构，可实时监测火工品状态和内部继电器状态。关键电路均采用冗余设计，可靠性高、安全性高。通过地面系统远程控制实现多路火工品自动保护与解保冗余控制，解决了传统火箭人工上箭拔火工品短路头的问题，真正实现发射场射前加注无人值守。

公开(公告)号：CN114356746B

公开(公告)日：2024-07-19

申请号：CN202111270479.7

申请日：2021-10-29

Applicant: 上海航天计算机技术研究所

Inventor： 刘涛 ,  张伟欣 ,  张风玲 ,  宋力立 ,  祝周荣

IPC: G06F11/36 ,  G06F16/22 ,  G06F40/18

Abstract: 本发明公开了一种测试文档信息维护方法，包括：从管理人员的输入文档提取所需信息，经过初步处理后，存储在数据库；由测试人员向数据库中上传测试文档，并从文档中提取出项目的基本信息，并建立起新的数据库记录。最后在数据库中将管理人员的记录、测试人员的记录以及已有的项目信息记录建立新的映射关系链；再通过映射关系链将数据库中的信息显示于用户界面，显示给管理人员和测试人员。本发明通过提炼文档中的主要信息元素，生成相应的数据库记录并实时地显示在用户界面上，使用户能够及时得获取到同一个项目下的所需的所有文档信息，避免了因线下文档管理而导致的信息滞后。为管理测试文档提供了一种快速、便捷的方法。

公开(公告)号：CN118259834A

公开(公告)日：2024-06-28

申请号：CN202410328124.6

申请日：2024-03-21

Applicant: 上海航天计算机技术研究所

Inventor： 朱剑辉 ,  杨凯 ,  李森 ,  张钦顾仰 ,  张国栋

IPC: G06F3/06

Abstract: 本发明涉及航天星载嵌入式计算机系统技术领域，公开了一种防Nor Flash在轨误擦写的方法和系统，在星载嵌入式计算机系统中，通过Nor Flash存储程序或数据，包括：S1：在星载计算机软件执行擦写所述Nor Flash操作前，地面通过遥控发送Nor Flash擦写有效因子和Nor Flash擦写允许指令；S2：接收所述Nor Flash擦写允许指令后，通过写入擦写命令常量与擦写因子变量组合的方式执行所述Nor Flash擦写操作流程；S3：若需要禁止所述Nor Flash擦写功能，地面通过遥控发送Nor Flash擦写无效因子和Nor Flash擦写禁止指令。本发明提供的方法降低了星载嵌入式计算机系统Nor Flash在轨擦写保护措施的设计和操作的复杂度，提升了航天器长期在轨运行的可靠性。

公开(公告)号：CN118246379A

公开(公告)日：2024-06-25

申请号：CN202410447608.2

申请日：2024-04-15

Applicant: 上海航天计算机技术研究所

Inventor： 纪丙华 ,  王茂森 ,  杨砚 ,  刘攀 ,  任海

IPC: G06F30/343

Abstract: 本发明提供一种基于星载处理器FPGA的仿真验证系统，仿CPU读取FPGA数据模块可用于并将命令与数据批量写入FPGA处理器模块的存储单元中，以及读取FPGA处理器模块的缓存数据，仿SRAM存储模块用于存储FPGA处理器模块的数据，仿时钟与复位模块用于向FPGA处理器模块提供上电复位信号和固定工作时钟频率，仿异步串口收发模块用于验证FPGA处理器模块的数据异步串口接收与发送功能，仿应答机同步遥控发送模块用于模拟应答机验证输出同步遥控指令至FPGA处理器模块，仿同步遥测接收模块用于接收与保存FPGA处理器模块发出的同步遥测数据。通过本发明，可实现星载处理器FPGA与各模块之间的功能性仿真验证，有效提升测试与研发效率。

公开(公告)号：CN115549770B

公开(公告)日：2024-06-18

申请号：CN202211367838.5

申请日：2022-11-03

Applicant: 上海航天计算机技术研究所

Inventor： 白亮 ,  张瑞珏 ,  邱源 ,  方轶 ,  高洁

IPC: H04B7/185 ,  H04L67/1095

Abstract: 本发明涉及星载计算机技术领域，提供了一种星载文件同步方法，包括步骤：S1：接收地面站发送的同步遥控指令；S2：依据同步遥控指令，寻找待同步文件位置，并依据待同步文件位置的检索结果建立检索标识，将检索标识作为遥测数据下传地面站；S3：当检索标识为检索成功时，执行步骤S4，当检索标识为检索失败时，执行步骤S5；S4：获取待同步文件的绝对路径，星载文件系统对待同步文件进行拷贝，复制到目的路径下；S5：星载文件系统向地面站下传同步失败结果和同步失败原因，跳转到步骤S1。保证在恶劣的空间环境中，星载计算机系统能够安全可靠地进行文件同步，并能够减少打开文件和关闭文件次数，保障文件同步读写安全。

公开(公告)号：CN111880971B

公开(公告)日：2024-02-02

申请号：CN202010756190.5

申请日：2020-07-30

Applicant: 上海航天计算机技术研究所

Inventor： 柳宜川 ,  李超 ,  邱源 ,  王佳 ,  王茂森 ,  沈奇

IPC: G06F11/16

Abstract: 本发明提供了一种三机异构冗余系统和控制方法，该系统包括：处理器A模块、处理器B模块、处理器C模块、功能模块A、功能模块B、电源模块A、电源模块B、电源模块C，所述电源模块A向所述处理器A模块、功能模块A提供电能，并向所述处理器A模块输出控制权状态A；所述电源模块B向所述处理器B模块、功能模块B提供电能，并向所述处理器B模块输出控制权状态B；所述电源模块C向所述处理器C模块、功能模块B提供电能，并向所述处理器C模块输出控制权状态C。从而实现了不同处理器对功能模块的访问和互相间的信息替换，满足多种冗余模式重构方法，有效地提(56)对比文件Jian-xiao Zou等.Design andreliability analysis of emergency tripsystem with triple modular redundancy.《2009 International Conference onCommunications, Circuits and Systems》.2009,1006-1009.

公开(公告)号：CN116955170A

公开(公告)日：2023-10-27

申请号：CN202310860326.0

申请日：2023-07-13

Applicant: 上海航天计算机技术研究所

Inventor： 李硕 ,  刘函 ,  于清华 ,  夏睿娴 ,  周学思

IPC: G06F11/36

Abstract: 本发明提供了一种火箭测发软件自动化测试系统，包括：处理器、显示器、输入设备，所述处理器中加载有人机交互模块、接口管理模块、数据分析模块、流程控制模块、数据管理模块，其中：所述显示器，用于显示测试结果；所述处理器，用于生成和自动执行火箭测发软件的测试用例，以及提供测试用例的编辑操作，以支持针对所述测试用例的修改和回归测试。实现根据测试需求编辑测试流程，提供辅助测试用例的设计功能。测试流程自动执行后，可生成可编辑格式的测试记录，节约测试人员的测试时间，减少文档编写工作量。本发明中的系统可覆盖功能、性能、接口、强度、人机交互、安全性等测试类型。

公开(公告)号：CN113821076B

公开(公告)日：2023-10-27

申请号：CN202111182277.7

申请日：2021-10-11

Applicant: 上海航天计算机技术研究所

Inventor： 宋雷军 ,  周学思 ,  申臻 ,  侯正平 ,  施小敏

IPC: G06F1/12

Abstract: 本发明提供了一种基于虚拟时钟的虚拟仿真系统及同步方法，包括多个虚拟数字单机和时序同步中心节点；所述虚拟数字单机用于模拟硬件芯片的指令执行；所述虚拟数字单机能够根据模拟的指令机器周期数计算得到该虚拟数字单机在虚拟时钟环境下的运行时间；多个所述虚拟数字单机之间通过所述时序同步中心节点进行时序同步。本发明可根据不同需求进行分组控制，同时解决了虚拟时钟下，不同虚拟数字单机运行时序不同步的问题，大大提高了虚拟仿真系统的可靠性和安全性。

公开(公告)号：CN116842884A

公开(公告)日：2023-10-03

申请号：CN202310805708.3

申请日：2023-07-03

Applicant: 上海航天计算机技术研究所

Inventor： 张伟欣 ,  赵超 ,  刘陶然 ,  黄智东 ,  刘芳汝

IPC: G06F30/34 ,  G06F30/343

Abstract: 本发明提供了一种基于相控阵天线波束控制FPGA的闭环仿真验证系统，包括：仿时钟、复位模块、仿SPI总线模块、仿T/R组件模块、仿相位/幅值计算模块。通过仿相位/幅值计算模块运行结果验证波束控制FPGA功能的正确性，并模拟其在硬件联测中硬件限制无法输入SPI总线部分异常控制数据的工况，可验证波束控制FPGA在各种工况下工作的正确性。同时，该系统还可记录波束控制FPGA产生的T/R组件控制时序，可仿真对波束控制FPGA输入各种控制指令，为波束控制FPGA提供闭环的仿真环境。本发明可拓展应用于多种型号的波束控制FPGA的SPI总线地面仿真验证。