-
公开(公告)号：CN109540559A
公开(公告)日：2019-03-29
申请号：CN201811427512.0
申请日：2018-11-27
Applicant: 上海航天计算机技术研究所
IPC: G01M99/00
Abstract: 一种适用星上设备的应力综合筛选试验方法，应力综合为温度应力、机械振动应力和电应力的综合，应力综合筛选试验方法包括步骤：确认试件的质量等级、电装工艺是否符合上天飞行要求，若符合执行以下步骤；设置满足试件符合上天飞行要求的温度应力、机械振动应力和电应力；通过电应力对试件进行加电后，综合温度应力和机械振动应力对所述试件进行试验，以模拟满足符合上天飞行要求状态的试件在应力综合试验过程中是否发生故障。相对已有的试验项目，减少试验项目和试验周期，并同时提高试验筛选率1.3倍以上。
-
公开(公告)号：CN117313597A
公开(公告)日：2023-12-29
申请号：CN202311282616.8
申请日：2023-09-28
Applicant: 上海航天计算机技术研究所
IPC: G06F30/3308
Abstract: 本发明提供了一种通用星载计算机模拟器，包括：通用模拟器母板和专用模拟器子板，通用模拟器母板用于提供不同星载计算机的共性硬件载体；专用模拟器子板提供不同星载计算机的个性硬件载体；通用模拟器母板包括存储资源扩展系统、IO接口模拟系统、电源转换模块、母板调试接口，专用模拟器子板包括目标处理器、存储器部件，为星上软件的运行提供硬件平台，并根据目标处理器的实际情况进行配置存储部件配置。通用模拟器母板采取通用硬件实现高效、快捷、低成本设计，专用模拟器子板根据被模拟对象的实际状态采取个性化设计，满足不同星载计算机的应用需求，通过模拟真实系统的物理接口、逻辑关系和时序特性，为用户提供快速原型仿真和验证平台。
-
公开(公告)号：CN108762970A
公开(公告)日：2018-11-06
申请号：CN201810602293.9
申请日：2018-06-12
Applicant: 上海航天计算机技术研究所
CPC classification number: G06F11/0757 , G06F11/1666 , G06F15/17
Abstract: 本发明公开了一种高可靠星载计算机程序存储设备，包括CPU、FPGA、PROM、EEPROM、SRAM和看门狗电路；FPGA衔接CPU和各个存储器，用于匹配各个存储器的控制时序；PROM用于存储监控程序和安全程序；EEPROM用于存储系统应用程序；计算机运行时，程序从EEPROM搬场到SRAM中，并驻留在SRAM中运行；EEPROM存储采用三模冗余的方式，对每一份数据存储在独立的三个EEPROM中；看门狗电路用于对EEPROM的复位控制。本发明采用PROM、EEPROM、SRAM三种存储器，充分发挥三种存储器的自身特点，采用FPGA技术进行有效管理，实现星载计算机高可靠的程序存储。
-
公开(公告)号：CN109462401B
公开(公告)日：2022-07-05
申请号：CN201811391332.1
申请日：2018-11-21
Applicant: 上海航天计算机技术研究所
Abstract: 本发明公开了一种多机间互不干扰的多路AD采集设备，可支持多路AD采集设备同时采样，每路AD采集设备均包括：输入端匹配阻容网络，用于对输入模拟量信号进行RC滤波，实现多机故障隔离；两级多路开关切换电路，用于实现外部模拟量输入通道的切换；电压跟随器，用于对多路开关输出的信号进行缓冲和隔离；AD采样电路，用于对所述电压跟随器输出的模拟信号进行多位AD转换；采样同步电路，用于协调多机采样节拍，确保采样时间的差异性；FPGA控制电路，用于对整个采样链路的时序控制，并根据硬件和软件状态，实现对采样方式的切换。本发明消除冗余设备之间、采样通道之间的相互干扰，确保每个设备采样的精确度。
-
公开(公告)号：CN112015692A
公开(公告)日：2020-12-01
申请号：CN202010698129.X
申请日：2020-07-21
Applicant: 华东理工大学 , 上海航天计算机技术研究所
IPC: G06F15/167 , G06F9/54
Abstract: 本发明提供一种面向Simulink自动生成多线程代码的核间通信优化方法，采用静态分析和动态仿真相结合的技术，有效地分配通信缓存区，以进一步降低同步成本和提高处理器利用率。在处理器间缓存区分配流程中引入了FPGA仿真。并且，本发明在固定的内存开销下，为不同的通信缓存区分配适当数量的入口，以最小化同步等待时间和线程切换时间。本发明将一种优化方法引入到基于Simulink的代码生成流程中，通过与通信流水线技术相结合，以减少通信开销，提高系统性能。在分配通信缓存区问题上，采用静态分析和动态仿真相结合的技术，以进一步降低同步成本和提高处理器利用率。
-
Patent Agency Ranking
公开(公告)号：CN109462401A
公开(公告)日：2019-03-12
申请号：CN201811391332.1
申请日：2018-11-21
Applicant: 上海航天计算机技术研究所
Abstract: 本发明公开了一种多机间互不干扰的多路AD采集设备，可支持多路AD采集设备同时采样，每路AD采集设备均包括：输入端匹配阻容网络，用于对输入模拟量信号进行RC滤波，实现多机故障隔离；两级多路开关切换电路，用于实现外部模拟量输入通道的切换；电压跟随器，用于对多路开关输出的信号进行缓冲和隔离；AD采样电路，用于对所述电压跟随器输出的模拟信号进行多位AD转换；采样同步电路，用于协调多机采样节拍，确保采样时间的差异性；FPGA控制电路，用于对整个采样链路的时序控制，并根据硬件和软件状态，实现对采样方式的切换。本发明消除冗余设备之间、采样通道之间的相互干扰，确保每个设备采样的精确度。
-
公开(公告)号：CN111880971B
公开(公告)日：2024-02-02
申请号：CN202010756190.5
申请日：2020-07-30
Applicant: 上海航天计算机技术研究所
IPC: G06F11/16
Abstract: 本发明提供了一种三机异构冗余系统和控制方法，该系统包括：处理器A模块、处理器B模块、处理器C模块、功能模块A、功能模块B、电源模块A、电源模块B、电源模块C，所述电源模块A向所述处理器A模块、功能模块A提供电能，并向所述处理器A模块输出控制权状态A；所述电源模块B向所述处理器B模块、功能模块B提供电能，并向所述处理器B模块输出控制权状态B；所述电源模块C向所述处理器C模块、功能模块B提供电能，并向所述处理器C模块输出控制权状态C。从而实现了不同处理器对功能模块的访问和互相间的信息替换，满足多种冗余模式重构方法，有效地提(56)对比文件Jian-xiao Zou等.Design andreliability analysis of emergency tripsystem with triple modular redundancy.《2009 International Conference onCommunications, Circuits and Systems》.2009,1006-1009.
-
公开(公告)号：CN114817128A
公开(公告)日：2022-07-29
申请号：CN202210448261.4
申请日：2022-04-27
Applicant: 上海航天计算机技术研究所
IPC: G06F15/78 , G06F13/38 , G06F16/906 , H04B7/185
Abstract: 一种星载计算机系统，包括：星载微处理器，用于进行数据处理和整星控制；数据存储器，用于存储载荷数据；协处理器，与所述星载微处理器和所述数据存储器电连接，所述协处理器具有复数个数据收发通道并对所述载荷数据进行自动存储及转发。在通用处理器模块中集成了该通信协处理器，将星上通用处理器的接口数据管控功能交由协处理器完成，提升星上通用处理器的工作效率，同时节省星上平台计算资源。
-
公开(公告)号：CN111880971A
公开(公告)日：2020-11-03
申请号：CN202010756190.5
申请日：2020-07-30
Applicant: 上海航天计算机技术研究所
IPC: G06F11/16
Abstract: 本发明提供了一种三机异构冗余系统和控制方法，该系统包括：处理器A模块、处理器B模块、处理器C模块、功能模块A、功能模块B、电源模块A、电源模块B、电源模块C，所述电源模块A向所述处理器A模块、功能模块A提供电能，并向所述处理器A模块输出控制权状态A；所述电源模块B向所述处理器B模块、功能模块B提供电能，并向所述处理器B模块输出控制权状态B；所述电源模块C向所述处理器C模块、功能模块B提供电能，并向所述处理器C模块输出控制权状态C。从而实现了不同处理器对功能模块的访问和互相间的信息替换，满足多种冗余模式重构方法，有效地提高了系统的可靠性。
-
公开(公告)号：CN111459143A
公开(公告)日：2020-07-28
申请号：CN202010341526.1
申请日：2020-04-26
Applicant: 上海航天计算机技术研究所
IPC: G05B23/02
Abstract: 本发明提供了一种多串口通信自闭环检测系统及方法，包括：接口形式切换转接模块，设置有开关阵列，通过开关阵列将被测试的多串口通信模块的输入接口和输出接口按照使用状态进行互联；测试数据生成和解析对比模块，设置有可编程逻辑器件，用于通过对多串口通信模块进行自闭环检测以进行测试数据生成、接收、解析和对比，得到测试结果；测试结果显示模块，用于显示测试结果。本发明使用开关阵列将被测试的多串口通信模块的输出和输入接口按实际使用状态进行互联。利用FPGA可编程的特性，将自闭环检测方法用硬件编程语言实现后运行，进行自闭环测试，测试的结果通过单一串口传输至显示界面，信息简洁、明确可同时显示32路以上通信结果。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.026 seconds)
