-
公开(公告)号：CN117995509A
公开(公告)日：2024-05-07
申请号：CN202311115117.X
申请日：2023-08-31
申请人： 恒劲科技股份有限公司
IPC分类号： H01F17/00 , H01F27/24 , H01F27/28 , H01F27/34 , H01F41/02 , H01F41/04 , H01F41/14 , H01F41/22 , H01F41/26 , H01L23/64 , H10N97/00
摘要： 一种电感元件的核心结构及其制法，该制法包括于核心本体中嵌埋包含至少一导磁层的导磁体，且该核心本体于该导磁体周围形成多个供穿设线圈的孔槽，故利用IC载板工艺将该导磁体设计于该核心本体中，使该电感元件的整体尺寸厚度可大幅薄化，以利于采用该电感元件的产品微小化。
-
公开(公告)号：CN112864105B
公开(公告)日：2024-04-02
申请号：CN202011340105.3
申请日：2020-11-25
申请人： 恒劲科技股份有限公司
IPC分类号： H01L23/31 , H01L21/56 , H01L23/498 , H01L21/48
摘要： 一种感测装置的封装结构，包括一感测芯片、一介电层、一第一导线层、一第二导线层、至少一导电柱、至少一正面扇出线路。感测芯片的作用面具有一感测区域以及一设有金属垫的金属垫区域。介电层包覆该感测芯片的周身、背面及局部的该作用面，且其第一表面高于该感测芯片的该作用面，以曝露出该感测芯片的该感测区域。第一导线层与第二导线层分别设置于该介电层的该第一表面与第二表面。导电柱设于该介电层内，且连接该第一导线层及该第二导线层。正面扇出线路连接该第一导线层与该感测芯片的该金属垫。本发明复提供一种制造上述感测装置的封装结构的方法。
-
公开(公告)号：CN117747553A
公开(公告)日：2024-03-22
申请号：CN202311032626.6
申请日：2023-08-16
申请人： 恒劲科技股份有限公司
IPC分类号： H01L23/29 , H01L23/373 , H01L23/498
摘要： 一种内埋元件的封装结构，包括于半导体芯片的晶背形成多层金属层以作为缓冲部，再将该半导体芯片以该缓冲部通过胶材接置于该承载部上，之后以绝缘层包覆该半导体芯片，且于该绝缘层上形成一电性连接该半导体芯片的增层线路结构，故在该半导体芯片的热膨胀系数小于胶材的热膨胀系数的情况下，该缓冲部能防止该半导体芯片与该承载部上的胶材分离。
-
公开(公告)号：CN111199924B
公开(公告)日：2022-11-18
申请号：CN201811362792.1
申请日：2018-11-16
申请人： 恒劲科技股份有限公司
IPC分类号： H01L23/31 , H01L23/488 , H01L23/367 , H01L21/56 , H01L21/60
摘要： 一种半导体封装结构包括一芯片、至少一导电柱、一介电层、一第一图案化导电层以及一第二图案化导电层。芯片包括相对的一第一面及一第二面，且于第一面包括至少一第一金属电极垫，而于第二面包括至少一第二金属电极垫。导电柱包括一第一端及一第二端，且导电柱邻近于芯片而设置。其中，导电柱的轴心方向与芯片的高度方向呈平行。介电层包覆芯片及导电柱，并至少暴露出芯片的第一金属电极垫、第二金属电极垫及导电柱的第一端及第二端。第一图案化导电层设置于介电层的一第二表面，并与芯片的第二金属电极垫和导电柱的第二端电性连接。第二图案化导电层设置于介电层的一第一表面，并与芯片的第一金属电极垫和导电柱的第一端电性连接。
-
公开(公告)号：CN113496983A
公开(公告)日：2021-10-12
申请号：CN202110285458.6
申请日：2021-03-17
申请人： 恒劲科技股份有限公司
IPC分类号： H01L23/498 , H01L21/48 , H01L21/50 , H01L21/56 , H01L21/66
摘要： 一种半导体封装载板及其制法与半导体封装制程，包括：绝缘层与嵌埋于该绝缘层中相互叠设的线路层与导电柱所形成的薄型化线路结构、以及形成于该绝缘层上的支撑结构，且该支撑结构设有外露出该导电柱的穿孔，以于后续进行封装作业前，可先进行该封装载板的电性检测与筛选，以令后续封装作业不会误用到功能有瑕疵的封装载板，故能避免耗损功能正常的电子元件。
-
公开(公告)号：CN109427725B
公开(公告)日：2021-04-27
申请号：CN201710790854.8
申请日：2017-09-05
申请人： 恒劲科技股份有限公司
IPC分类号： H01L23/498 , H01L21/48
摘要： 一种中介基板及其制法，通过于一基板本体上形成包含有含磷化合物的绝缘保护层，以当该中介基板的厚度极薄时，包含有含磷化合物的绝缘保护层能提供该中介基板所需的韧性，因而当该中介基板发生应力收缩或结构不对称时，不会产生翘曲状况。
-
公开(公告)号：CN112071821A
公开(公告)日：2020-12-11
申请号：CN202010449653.3
申请日：2020-05-25
申请人： 恒劲科技股份有限公司
IPC分类号： H01L23/498 , H01L21/48 , H01L23/31
摘要： 一种半导体封装基板及其制法与电子封装件，该制法包括于线路结构上形成具有第一开孔与第二开孔的金属片，使该线路结构的第一焊垫外露于该第一开孔，该线路结构的第二焊垫外露于该第二开孔，且于该金属片上及该第二开孔中的孔壁上形成绝缘层，借由接地用的第一导电元件设于该第一开孔中时能接触该金属片与该第一焊垫，以令在信号传递中所产生的热能可利用该金属片及该第一导电元件进行散逸。
-
公开(公告)号：CN112038318A
公开(公告)日：2020-12-04
申请号：CN202010432794.4
申请日：2020-05-20
申请人： 恒劲科技股份有限公司
IPC分类号： H01L23/498
摘要： 本发明公开了一种封装基板，其包括：一第一介电材料层，其组成材料为一第一铸模化合物，且一第一导电线路及一第一导电通道设于该第一介电材料层内；一第二介电材料层，其组成材料为一第二铸模化合物，且一第二导电线路及一第二导电通道设于该第二介电材料层内；一第三介电材料层，其组成材料为一第三铸模化合物，且一第三导电线路及一第三导电通道设于该第三介电材料层内；一第四介电材料层，其组成材料为一第四铸模化合物，且一第四导电线路、一第四导电通道及至少一电路元件设于该第四介电材料层内；其中，该第一介电材料层、该第二介电材料层、该第三介电材料层及该第四介电材料层上设有彼此上下重叠的镂空区。
-
公开(公告)号：CN111199924A
公开(公告)日：2020-05-26
申请号：CN201811362792.1
申请日：2018-11-16
申请人： 恒劲科技股份有限公司
IPC分类号： H01L23/31 , H01L23/488 , H01L23/367 , H01L21/56 , H01L21/60
摘要： 一种半导体封装结构包括一芯片、至少一导电柱、一介电层、一第一图案化导电层以及一第二图案化导电层。芯片包括相对的一第一面及一第二面，且于第一面包括至少一第一金属电极垫，而于第二面包括至少一第二金属电极垫。导电柱包括一第一端及一第二端，且导电柱邻近于芯片而设置。其中，导电柱的轴心方向与芯片的高度方向呈平行。介电层包覆芯片及导电柱，并至少暴露出芯片的第一金属电极垫、第二金属电极垫及导电柱的第一端及第二端。第一图案化导电层设置于介电层的一第二表面，并与芯片的第二金属电极垫和导电柱的第二端电性连接。第二图案化导电层设置于介电层的一第一表面，并与芯片的第一金属电极垫和导电柱的第一端电性连接。
-
公开(公告)号：CN105304584B
公开(公告)日：2019-07-09
申请号：CN201410435878.8
申请日：2014-08-29
申请人： 恒劲科技股份有限公司
发明人： 周保宏
CPC分类号： H01L21/4857 , H01L23/13 , H01L23/49811 , H01L23/49822 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/73265 , H01L2924/15311 , H01L2924/181 , H05K3/4007 , H05K3/4682 , H05K2201/10378 , H01L2924/00012 , H01L2924/00014 , H01L2924/00
摘要： 本公开提供一种中介基板及其制造方法，该制造方法先提供具有第一线路层的一承载板，且该第一线路层上具有多个第一导电柱，再形成第一绝缘层于该承载板上，且该第一导电柱外露于该第一绝缘层，接着形成外接柱于各该第一导电柱上方，且该外接柱电性连接该第一导电柱，之后移除该承载板，通过形成无核心层的中介基板于该承载板上，所以于工艺中可省略通孔工艺，以降低整体工艺的成本，且工艺简易。
-
-
-
-
-
-
-
-
-
搜索结果
157 条记录 (耗时 0.041 秒)
