包含垂直晶体管的装置及相关方法

    公开(公告)号:CN112930600B

    公开(公告)日:2023-12-01

    申请号:CN201980071020.9

    申请日:2019-10-08

    Abstract: 本申请案涉及包含垂直晶体管的装置及相关方法。一种装置包括第一导电线及在所述第一导电线上方的垂直晶体管。所述垂直晶体管包括:栅极电极;栅极电介质材料,其上覆于所述栅极电极的侧;及沟道区域,其在所述栅极电介质材料的侧上,所述栅极电介质材料定位于所述沟道区域与所述栅极电极之间。所述装置进一步包括上覆于所述至少一个垂直晶体管的导电触点的第二导电线。还揭示相关装置及形成所述装置的方法。

    形成微电子装置的方法及相关的微电子装置、存储器装置及电子系统

    公开(公告)号:CN116326235A

    公开(公告)日:2023-06-23

    申请号:CN202180066840.6

    申请日:2021-09-03

    Abstract: 一种微电子装置包括堆叠结构、单元支柱结构、有源主体结构、数字线结构及控制逻辑装置。所述堆叠结构包括垂直邻近阶层,所述垂直邻近阶层中的每一者包括导电结构及垂直邻近所述导电结构的绝缘结构。所述单元支柱结构垂直延伸穿过所述堆叠结构且各自包括沟道材料及水平插置于所述沟道材料与所述堆叠结构之间的外材料堆叠。所述有源主体结构垂直上覆于所述堆叠结构且与所述单元支柱结构的所述沟道材料接触。所述有源主体结构包括具有大于或等于约4.7电子伏特的功函数的金属材料。所述数字线结构垂直下伏于所述堆叠结构且经耦合到所述单元支柱结构。还描述存储器装置、电子系统及形成微电子装置的方法。

    用于竖直三维(3D)存储器的自对准回蚀

    公开(公告)号:CN115241134A

    公开(公告)日:2022-10-25

    申请号:CN202210424969.6

    申请日:2022-04-21

    Abstract: 提供用于竖直三维3D存储器的自对准回蚀的系统、方法和设备。一种实例方法包含:沉积第一介电材料、半导体材料和第二介电材料的层以形成竖直堆叠;形成第一竖直开口以在所述竖直堆叠中形成具有第一竖直侧壁的细长竖直柱列;以及穿过所述竖直堆叠形成第二竖直开口以暴露第二竖直侧壁。此外,所述实例方法包含:移除所述半导体材料的部分以形成第一水平开口,以及在所述第一水平开口中沉积填充材料。所述方法可进一步包含:形成第三竖直开口以暴露所述竖直堆叠中的第三竖直侧壁,以及选择性地移除所述填充材料以形成其中要形成水平定向的存储节点的多个第二水平开口。

    用于场效应晶体管的控制栅极结构

    公开(公告)号:CN114651334A

    公开(公告)日:2022-06-21

    申请号:CN202080077806.4

    申请日:2020-10-15

    Inventor: 刘海涛 C·穆利

    Abstract: 本发明公开了场效应晶体管,及包含此类场效应晶体管的设备,所述场效应晶体管包含上覆于半导体的栅极电介质及上覆于所述栅极电介质的控制栅极。所述控制栅极可包含含有多晶硅的第一含多晶硅材料的例子及含有多晶硅‑锗及多晶硅‑锗‑碳的第二含多晶硅材料的例子。

    铁电晶体管及包括铁电晶体管的组合件

    公开(公告)号:CN114303245A

    公开(公告)日:2022-04-08

    申请号:CN202080060213.7

    申请日:2020-08-05

    Abstract: 一些实施例包含一种铁电晶体管,其具有第一电极及第二电极。所述第二电极从所述第一电极偏移达有源区。晶体管栅极沿着所述有源区的一部分。所述有源区包含相邻于所述第一电极的第一源极/漏极区、相邻于所述第二电极的第二源极/漏极区及所述第一与第二源极/漏极区之间的主体区。所述主体区包含相邻于所述晶体管栅极的门控沟道区。所述有源区包含所述第二电极与所述门控沟道区之间的至少一个屏障,其可由电子穿透但不能由空穴穿透。铁电材料在所述晶体管栅极与所述门控沟道区之间。

    三维(3D)垂直存储器中的金属绝缘体半导体(MIS)接触

    公开(公告)号:CN114121814A

    公开(公告)日:2022-03-01

    申请号:CN202110676085.5

    申请日:2021-06-18

    Abstract: 本申请案涉及三维3D垂直存储器中的金属绝缘体半导体MIS接触。提供用于垂直堆叠存储器单元阵列的系统、方法及设备,所述垂直堆叠存储器单元阵列具有水平定向存取器装置,其具有通过沟道区域分开的第一源极/漏极区域及第二源极漏极区域,以及与所述沟道区域相对的栅极;垂直定向存取线,其耦合到所述栅极并通过栅极电介质与沟道区域分开。所述存储器单元具有耦合到所述第二源极/漏极区域的水平定向存储节点及耦合到所述第一源极/漏极区域的水平定向数字线。在一个实例中,绝缘体材料形成在所述第一源极/漏极区域的表面上,且导体材料形成在所述绝缘体材料上,以在所述水平定向数字线与所述水平定向存取装置的所述第一源极/漏极区域之间形成金属绝缘体半导体MIS界面。

    用于半导体装置的沟道和体区域形成

    公开(公告)号:CN114068426A

    公开(公告)日:2022-02-18

    申请号:CN202110734420.2

    申请日:2021-06-30

    Inventor: 李时雨 刘海涛

    Abstract: 本公开涉及用于半导体装置的沟道和体区域形成。提供了用于在重复迭代中竖直地形成第一介电材料、半导体材料和第二介电材料的层以形成竖直堆叠以及使用蚀刻工艺形成竖直开口以暴露所述竖直堆叠中的竖直侧壁的系统、方法和设备。将对于所述半导体材料具有选择性的晶种材料沉积在所述竖直堆叠和所述竖直堆叠中的所述竖直侧壁之上,并且加工所述晶种材料,使得所述晶种材料在所述半导体材料内前进,使得所述晶种材料转变所述半导体材料的一部分的晶体结构。

Patent Agency Ranking