公开(公告)号：CN103022409A

公开(公告)日：2013-04-03

申请号：CN201210350552.6

申请日：2012-09-20

Applicant: 株式会社半导体能源研究所

Inventor： 田岛亮太 ,  山崎舜平 ,  须泽英臣 ,  长多刚

IPC: H01M4/02 ,  H01M4/13 ,  H01G9/042 ,  H01M10/0525

CPC classification number: H01G11/30 ,  B82Y30/00 ,  H01G11/26 ,  H01G11/66 ,  H01M4/13 ,  H01M4/134 ,  H01M4/386 ,  H01M4/62 ,  H01M4/625 ,  H01M10/0525 ,  Y02E60/122 ,  Y02E60/13 ,  Y02P70/54 ,  Y02T10/7011 ,  Y02T10/7022

Abstract: 本发明提供一种充放电容量大且充放电所导致的电池特性的劣化少的蓄电装置用负极。本发明的一个方式是一种蓄电装置用负极，包括具有多个突起物的负极活性物质以及将所述多个突起物中的第一突起物和第二突起物在上方桥接的梁。梁在与集流体弯曲的方向垂直的方向设置。在第一突起物和第二突起物中，它们的轴彼此一致。此外，也能够以覆盖突起物的侧面或覆盖突起物的侧面及梁的顶面的方式设置石墨烯。

公开(公告)号：CN1567078B

公开(公告)日：2013-03-27

申请号：CN200410056020.7

申请日：2000-07-24

Applicant: 株式会社半导体能源研究所

Inventor： 须泽英臣 ,  小野幸治

IPC: G02F1/136 ,  H01L21/00

CPC classification number: C23F4/00 ,  H01L21/28008 ,  H01L21/28079 ,  H01L21/28114 ,  H01L21/32051 ,  H01L21/32136 ,  H01L21/76852 ,  H01L21/76867 ,  H01L21/76873 ,  H01L23/528 ,  H01L23/5283 ,  H01L23/53257 ,  H01L27/12 ,  H01L27/124 ,  H01L29/42384 ,  H01L29/4908 ,  H01L29/78621 ,  H01L2029/7863 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 布线及其制造方法、包括所说布线的半导体器件及干法腐蚀方法，提供一种干法腐蚀法，用于形成具有锥形且相对于底膜具有较大特定选择率的钨布线。如果适当调节偏置功率密度，并且如果利用具有氟作其主要成分的腐蚀气体去除钨薄膜的希望部分，则可以形成具有希望锥角的钨膜。

公开(公告)号：CN102136500A

公开(公告)日：2011-07-27

申请号：CN201110044658.9

申请日：2009-10-22

Applicant: 株式会社半导体能源研究所

Inventor： 须泽英臣 ,  笹川慎也 ,  村冈大河

IPC: H01L29/786 ,  H01L21/77

CPC classification number: H01L27/127 ,  G02F1/134309 ,  G02F1/136227 ,  G02F1/167 ,  G09F21/04 ,  G09G3/3648 ,  G09G3/3677 ,  G09G2300/0408 ,  G09G2300/0809 ,  G09G2310/0251 ,  G09G2310/0286 ,  G09G2310/08 ,  G11C19/28 ,  H01L21/465 ,  H01L27/1225 ,  H01L27/124 ,  H01L27/3262 ,  H01L29/66969 ,  H01L29/7869 ,  H01L29/78696

Abstract: 本发明的目的是建立用于制造使用氧化物半导体的半导体器件的加工技术。在衬底上方形成栅电极，在栅电极上方形成栅绝缘层，在栅绝缘层上方形成氧化物半导体层，通过湿法蚀刻加工氧化物半导体层以形成岛状氧化物半导体层，形成导电层以覆盖岛状氧化物半导体层，通过第一干法蚀刻加工导电层以形成源电极和漏电极，并且通过第二干法蚀刻去除岛状氧化物半导体层的一部分、或者通过干法蚀刻加工导电层以形成源电极和漏电极，并且通过所述干法蚀刻去除岛状氧化物半导体层的一部分以在岛状氧化物半导体层中形成凹陷部分。

公开(公告)号：CN100565837C

公开(公告)日：2009-12-02

申请号：CN200610110958.1

申请日：2006-08-11

Applicant: 株式会社半导体能源研究所

Inventor： 须泽英臣 ,  山崎舜平

IPC: H01L21/82 ,  H01L27/32 ,  H01L27/15

CPC classification number: H01L51/56 ,  H01L27/3246 ,  H01L27/3248 ,  H01L27/3258 ,  H01L27/3262 ,  H01L51/5206 ,  H01L51/5234 ,  H01L51/5246 ,  H01L51/5259 ,  H01L2251/5315 ,  H01L2251/5323

Abstract: 根据本发明的一个特征，根据以下步骤制造显示设备：形成半导体层；在半导体层上形成栅绝缘层；在栅绝缘层上形成栅电极层；形成与半导体层接触的源电极层和漏电极层；形成电连接到源电极层或漏电极层的第一电极层；在第一电极层的一部分，栅电极层，源电极层和漏电极层上形成无机绝缘层；使该无机绝缘层和第一电极层进行等离子体处理；在已进行等离子体处理的无机绝缘层和第一电极层上形成电致发光层；和在电致发光层上形成第二电极层。

公开(公告)号：CN100565825C

公开(公告)日：2009-12-02

申请号：CN200710152806.2

申请日：1995-09-16

Applicant: 株式会社半导体能源研究所

Inventor： 须泽英臣 ,  竹村保彦 ,  山崎舜平

IPC: H01L21/336 ,  H01L21/3065 ,  H01L21/308 ,  H01L21/306

Abstract: 一种薄膜晶体管，可减少源极和漏极之间的漏电流。用湿法蚀刻技术蚀刻硅膜以获得具有锥形边缘的岛状硅半导体区域。另外，用干法蚀刻技术形成具有锥形边缘部分的岛状半导体区域，并用蚀刻例如氢或氢氟氮酸蚀刻边缘部分。结果，在岛状半导体区域中，可除去干法蚀刻时已被等离子体破坏的部分。减少由这一部分引起的源极和漏极之间的漏电流和减少当栅极横断岛状硅区域时发生断开的缺陷。

公开(公告)号：CN101479777A

公开(公告)日：2009-07-08

申请号：CN200780024166.5

申请日：2007-05-25

Applicant: 株式会社半导体能源研究所

Inventor： 惠木勇司 ,  西毅 ,  荻野清文 ,  笹川慎也 ,  仓田求 ,  须泽英臣

IPC: G09F9/00 ,  G02B1/11 ,  G02B5/30 ,  H01L51/50 ,  H05B33/02

CPC classification number: G02B1/118 ,  C09K11/06 ,  C09K2211/1011 ,  C09K2211/1029 ,  C09K2211/185 ,  G02F1/133502 ,  G02F2201/38 ,  H01L27/3244 ,  H01L51/5281 ,  H05B33/22

Abstract: 一种显示设备，其包括抗反射膜，该抗反射膜具有在显示屏幕表面之上的多个凸起，由该多个凸起中的每个凸起的基底与斜面所成的角度为大于等于84度且小于90度。

公开(公告)号：CN100481466C

公开(公告)日：2009-04-22

申请号：CN200610005439.9

申请日：1995-11-25

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  须泽英臣

IPC: H01L27/12 ,  H01L21/82 ,  H01L21/3065

Abstract: 一种半导体器件，包括：具有绝缘表面的衬底；在衬底上形成的第一绝缘膜，为氮化硅膜；在第一绝缘膜上形成的第二绝缘膜，为氧化硅膜；在第二绝缘膜上的结晶半导体膜，具有沟道区及源和漏区；在结晶半导体膜上形成的栅绝缘膜；在栅绝缘膜上形成的栅电极；层间绝缘膜，设置在所述结晶硅上；以及象素电极，通过层间绝缘膜与漏区电连接。本发明还提供了其他种类的半导体器件。这些半导体器件是借助本发明的一种腐蚀设备制成的，由于不发生等离子损伤，因而防止了在有源层侧表面中陷阱能级的出现，于是抑制了载流子通过陷阱能级的运动，因而半导体器件中的截止电流值减小。

公开(公告)号：CN1327284C

公开(公告)日：2007-07-18

申请号：CN200410056608.2

申请日：2000-07-24

Applicant: 株式会社半导体能源研究所

Inventor： 须泽英臣 ,  小野幸治

IPC: G02F1/136 ,  H01L29/786 ,  H01L21/00 ,  H01L21/84 ,  G09F9/30 ,  G09G3/36

Abstract: 显示器件，包括：在基片上的第一N沟道薄膜晶体管，包括至少有第一沟道区、第二沟道区、轻掺杂区及源区和漏区的第一半导体岛；在该岛上的第一栅绝缘体；在第一沟道区上的第一栅电极，其间有第一栅绝缘体；和在第二沟道区上的第二栅电极，其间有第一栅绝缘体；包括在基片上形成的第二N沟道薄膜晶体管的驱动电路，第二薄膜晶体管包括：至少有第三沟道区的第二半导体岛；在该岛上的第二栅绝缘体；在第三沟道区上的第三栅电极，其间有第二栅绝缘体；覆盖第一、第二和第三栅电极及第一和第二半导体岛的阻挡绝缘膜；和在该膜上并电连接第一半导体岛的源区和漏区之一的像素电极，第一、第二和第三栅电极的每一个都具有锥形角在20-70度的锥形边缘。

公开(公告)号：CN1825600A

公开(公告)日：2006-08-30

申请号：CN200610005439.9

申请日：1995-11-25

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  须泽英臣

IPC: H01L27/12 ,  H01L21/82 ,  H01L21/3065

Abstract: 一种半导体器件，包括：具有绝缘表面的衬底；在衬底上形成的第一绝缘膜，为氮化硅膜；在第一绝缘膜上形成的第二绝缘膜，为氧化硅膜；在第二绝缘膜上的结晶半导体膜，具有沟道区及源和漏区；在结晶半导体膜上形成的栅绝缘膜；在栅绝缘膜上形成的栅电极；层间绝缘膜，设置在所述结晶硅上；以及象素电极，通过层间绝缘膜与漏区电连接。本发明还提供了其他种类的半导体器件。这些半导体器件是借助本发明的一种腐蚀设备制成的，由于不发生等离子损伤，因而防止了在有源层侧表面中陷阱能级的出现，于是抑制了载流子通过陷阱能级的运动，因而半导体器件中的截止电流值减小。

公开(公告)号：CN1263153C

公开(公告)日：2006-07-05

申请号：CN01110971.8

申请日：2001-03-06

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  小山润 ,  须泽英臣 ,  小野幸治 ,  荒尾达也

IPC: H01L27/12 ,  H01L29/786 ,  H01L21/00 ,  G02F1/1362

CPC classification number: H01L27/1222 ,  G02F1/13454 ,  H01L27/124 ,  H01L27/1255 ,  H01L27/127 ,  H01L29/42384 ,  H01L29/4908 ,  H01L29/78621 ,  H01L2029/7863

Abstract: 本发明提供了一种高可靠性的半导体显示器件。一种半导体显示器件包括：形成在绝缘表面上的半导体膜；与半导体膜接触的栅绝缘膜；与栅绝缘膜接触的第一栅电极；与第一栅电极接触的第二栅电极；其中第二栅电极端部具有锥形截面，其中半导体膜包括：沟道形成区，与沟道形成区接触的轻掺杂漏区，与轻掺杂漏区接触的源区和漏区，其中沿沟道纵向的第一栅电极的第一宽度宽于沿沟道纵向的第二栅电极的第二宽度，其中轻掺杂漏区与第一栅电极重叠，栅绝缘膜夹于其间。