-
公开(公告)号:CN113394295A
公开(公告)日:2021-09-14
申请号:CN202110650073.5
申请日:2021-06-10
Applicant: 上海集成电路制造创新中心有限公司 , 复旦大学
IPC: H01L29/78 , H01L29/423
Abstract: 本发明提供了一种用于P型环栅器件的堆叠结构及增强P型环栅器件的沟道应力的方法,通过将堆叠件的牺牲层与沟道层材料的晶格常数设置成牺牲层材料的晶格常数小于沟道层的材料的晶格常数,并且沟道层的材料的晶格常数等于底层结构的材料的晶格常数;以使得初始状态下,沟道层无应变,牺牲层具有初始的张应变;当牺牲层发生弛豫时,沟道层受到牺牲层因弛豫而诱导的压应变,从而巧妙地利用牺牲层来增强P型环栅器件的沟道层应力,从而提高P型环栅器件的空穴迁移率。
-
公开(公告)号:CN112908853A
公开(公告)日:2021-06-04
申请号:CN202110114036.2
申请日:2021-01-27
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/08
Abstract: 本发明提供了一种GAA晶体管及其制备方法、电子设备,其中的制备方法,包括:提供一衬底;在所述衬底上形成外延层,所述外延层包括交替层叠的牺牲层与硅层,其中,所述外延层中与所述衬底相接触的一层为底层牺牲层;刻蚀所述衬底与所述外延层,以形成鳍片;刻蚀所述鳍片中剩余的外延层,以在鳍片的第一侧与第二侧刻蚀出源极区域与漏极区域,其中,刻蚀的最终终点低于所述剩余的外延层中底层牺牲层的最高处,且不低于衬底与底层牺牲层的连接处;鳍片的第一侧与第二侧为鳍片一对相对的两侧;在所述源极区域制作源极,在所述漏极区域制作漏极。
-
公开(公告)号:CN110416085A
公开(公告)日:2019-11-05
申请号:CN201910618159.2
申请日:2019-07-10
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L21/336 , H01L29/10 , H01L29/161 , H01L29/788
Abstract: 本发明属于半导体技术领域,具体为一种SiGe沟道结构的半浮栅晶体管及其制作方法。本发明的半浮栅晶体管包括:衬底;SiGe层,衬底上的SiGe层;衬底中的U型槽;第一栅极叠层,包括第一栅氧化层和第一多晶硅层,第一栅氧化层覆盖U型槽的表面并部分覆盖SiGe层,在SiGe层形成开口,第一多晶硅层覆盖第一栅介质层,在开口处与SiGe层相接触;第二栅极叠层,包括第二栅氧化层和第二多晶硅层,第二栅氧化层覆盖第一多晶硅层和部分SiGe层,第二多晶硅层覆盖第二栅氧化层;栅极侧墙,以及源区和漏区。本发明通过改变沟道材料为SiGe,提高了电子和空穴的迁移率,提高了半导体存储器的速度,并克服了器件微缩带来的短沟道效应。
-
公开(公告)号:CN102544103A
公开(公告)日:2012-07-04
申请号:CN201210005872.8
申请日:2012-01-10
Applicant: 复旦大学
IPC: H01L29/78 , H01L21/336 , H01L21/28 , H01L21/283
Abstract: 本发明属于微电子技术领域,具体涉及一种InP反型n沟道场效应管及其制备方法。该nMOSFET主要由表面晶格方向为(111)A的InP半导体衬底、高介电常数栅介质和金属栅源漏电极组成。本发明中的nMOSFET结构,表现出优异的电流特性。同时,在连续直流电压的扫描激励下,该器件的饱和电流性能稳定可靠,其电流漂移值几乎为零。这种nMOSFE结构解决了长久以来InPMOSFET器件上的电流漂移问题。本发明还进一步提供了上述nMOSFET结构的集成制备方法。
-
公开(公告)号:CN119181641A
公开(公告)日:2024-12-24
申请号:CN202310753033.2
申请日:2023-06-21
Applicant: 复旦大学
IPC: H01L21/336 , H01L29/78 , H01L29/08
Abstract: 本发明提供一种环栅器件及其外延方法,方法包括:S1,提供一衬底,在垂直于衬底的方向上形成交替堆叠的N层沟道层和N层鳍片层;S2,基于衬底和鳍片层进行第一次外延生长,以形成底部种子层和岛状种子层;底部种子层生成于衬底的表面,岛状种子层形成于N层鳍片层的表面;S3,刻蚀底部种子层和岛状种子层,以消除未与底部种子层合并的岛状种子层;S4,基于底部种子层和鳍片层进行第M次外延生长,以使底部种子层增厚,以合并暴露于底侧的岛状种子层,M和N均为任意大于1的整数;S5,交替重复S3‑S4,直至底部种子层与位于顶侧的岛状种子层合并,以形成源极外延层和漏极外延层。该方法用于形成无错位或空隙的源漏外延,提升环栅器件的质量。
-
公开(公告)号:CN116510159A
公开(公告)日:2023-08-01
申请号:CN202310062004.1
申请日:2023-01-19
Applicant: 复旦大学附属中山医院青浦分院(上海市青浦区中心医院)
IPC: A61M25/14 , A61B5/0215 , A61B5/00 , A61B90/00
Abstract: 本发明提供了一种动脉转流装置及其使用方法,属于医疗器械技术领域,其中,动脉转流装置包括转流管、引导管和测压件,引导管两端用于与人体动脉连通,以转流颈动脉内血液;测压件包括设置在所述引导管的部分外侧周壁且与所述引导管内部连通的连通管,所述连通管上设有密封所述连通管截面的压力感应件,所述动脉转流装置与人体动脉连通时,压力感应件能够受人体动脉血液压力影响形变而同步搏动,从而可根据压力感应件的形变程度判断动脉血压大小;且压力感应件能随动脉的血液压力同步搏动,可实时感应动脉上的血压变化,有助于手术过程的顺利进行,有效解决了现有技术中的转流管在使用时无法判断血流通畅情况以及血流压力大小的技术问题。
-
公开(公告)号:CN116314318A
公开(公告)日:2023-06-23
申请号:CN202310211079.1
申请日:2023-03-07
Applicant: 复旦大学
IPC: H01L29/778 , H01L21/335 , H01L29/06
Abstract: 本法发明提供了一种具有防破坏性击穿功能的GaNHEMT器件结构,包括:衬底,且所述衬底上沿远离衬底的方向上依次形成有第一成核层、GaN缓冲层;pN二极管,所述pN二极管包括分别形成于所述GaN缓冲层表层第一区域与第二区域的p+掺杂区与N+掺杂区,以及分别形成于所述p+掺杂区与N+掺杂区上的阳极与阴极;其中,所述第一区域与第二区域为沿所述GaN缓冲层表面相对的两侧区域;GaNHEMT器件,形成于所述GaN缓冲层上;其中,所述pN二极管的击穿电压低于所述GaNHEMT器件的击穿电压。解决了当在GaNHEMT器件的源极与漏极之间施加大电压或者持续高压应力时,GaNHEMT器件会发生破坏性击穿的问题,从而实现了提高GaNHEMT器件可靠性的效果。
-
公开(公告)号:CN116314317A
公开(公告)日:2023-06-23
申请号:CN202310211066.4
申请日:2023-03-07
Applicant: 复旦大学
IPC: H01L29/778 , H01L21/335 , H01L29/207
Abstract: 本发明提供了一种GaNHEMT器件,包括:GaNHEMT结构;其中,所述GaNHEMT结构的表层包括:第一区域、第二区域以及第三区域;所述第一区域、所述第二区域以及所述第三区域沿水平方向依次排列;p‑GaN材料层,包括:第一p‑GaN层与第二p‑GaN层;所述第一p‑GaN层形成于所述第二区域;所述第二p‑GaN层分布于所述第一区域与所述第三区域;其中,所述p‑GaN材料层中掺杂有镁离子,且仅所述第一p‑GaN层中的镁离子经激光选区退火的方式进行激活。本发明提供的技术方案解,决了刻蚀损伤的问题,避免了刻蚀对漂移区带来的损伤,同时也避免了导致器件退化。
-
公开(公告)号:CN116313796A
公开(公告)日:2023-06-23
申请号:CN202310223423.9
申请日:2023-03-09
Applicant: 复旦大学
IPC: H01L21/335 , H01L29/778 , H01L29/40 , H01L29/423 , H01L29/15
Abstract: 本发明提供了一种GaN HEMT器件及其制备方法,通过在隔离层上外延形成若干层超晶格结构,隔离层的第一部分缺失,使得若干层超晶格结构和隔离层之间形成空腔,位于空腔上方的若干层超晶格结构的部分形成超晶格纳米线,栅金属从四周包裹住超晶格纳米线,其中的每层超晶格结构均包括沿远离所述衬底方向依次形成的AlN层、GaN层;每层GaN/AlN超晶格结构对应形成一导电沟道,进而提高GaN HEMT器件的输出电流,同时,环形栅金属可以从四周完全关断若干层超晶格结构对应的所有导电沟道,提高了GaN HEMT器件的栅控能力以及开关性能,从而实现了提高GaN HEMT器件性能的效果。
-
公开(公告)号:CN116247096A
公开(公告)日:2023-06-09
申请号:CN202310211034.4
申请日:2023-03-07
Applicant: 复旦大学
IPC: H01L29/778 , H01L21/335 , H01L29/06
Abstract: 本发明提供了一种抗反向导通电流的凹栅增强型GaN HEMT结构,包括:阳极、阴极及依次堆叠的衬底、分隔层、凹栅增强型GaN HEMT器件;其中:衬底为SiC,其中包含有P型掺杂区以及N型掺杂区,且P型掺杂区包裹N型掺杂区;凹栅增强型GaN HEMT器件包括在分隔层上依次形成的第一成核层、沟道层以及势垒层;势垒层上开设有第一凹槽,第一凹槽贯穿势垒层,第一凹槽内填充有栅介质层以及栅极金属以形成栅极;且栅极两侧的势垒层上分别形成有源极和漏极;其中:阳极与P型掺杂区电性连接,且阳极电性连接至源极;阴极与N型掺杂区电性连接,且阴极电性连接至漏极;其中:N型掺杂区覆盖漏极下方的区域,且延伸至栅极下方的区域;通过PN结可抑制器件的反向导通电流。
-
-
-
-
-
-
-
-
-