具有带有腔体的TIV的InFO-POP结构

    公开(公告)号:CN109585388A

    公开(公告)日:2019-04-05

    申请号:CN201810717245.4

    申请日:2018-07-03

    Abstract: 一种形成封装件的方法,包括:分布位于载体上方的牺牲区域;形成位于载体上方的金属柱。金属柱与牺牲区域的至少一部分重叠。该方法还包括:将金属柱和牺牲区域包封在包封材料中;从载体上卸下金属柱、牺牲区域和包封材料;以及去除牺牲区域的至少一部分,以形成从包封材料的表面水平延伸至包封材料内的凹槽。本发明实施例涉及具有带有腔体的TIV的InFO-POP结构。

    扇出封装工艺中的对准凸块

    公开(公告)号:CN109585312A

    公开(公告)日:2019-04-05

    申请号:CN201811122570.2

    申请日:2018-09-26

    Abstract: 一种方法包括将第一封装组件和第二封装组件放置在载体上方。第一封装组件的第一导电柱和第二封装组件的第二导电柱朝向载体。该方法还包括将第一封组件和第二封装组件密封在密封材料中;将第一封装组件和第二封装组件从载体脱粘;平坦化第一导电柱、第二导电柱和密封材料,以及形成再分布线以电连接至第一导电柱和第二导电柱。本发明实施例涉及一种封装件及其形成方法,更具体地,涉及扇出封装工艺中的对准凸块。

    具有内连结构的装置及其制造方法

    公开(公告)号:CN109427746A

    公开(公告)日:2019-03-05

    申请号:CN201711250887.X

    申请日:2017-12-01

    Abstract: 在实施例中,一种具有内连结构的装置包括:内连结构,位于衬底之上,所述内连结构包括第一金属线及第二金属线,所述第一金属线长于所述第二金属线;表面介电层,位于所述内连结构之上;多个第一通孔,位于所述表面介电层中;第一结合接垫,位于所述表面介电层中,其中所述第一结合接垫经由所述第一通孔连接到所述第一金属线的第一端部;多个第二通孔,位于所述表面介电层中;第二结合接垫,位于所述表面介电层中,所述第二结合接垫与所述第一结合接垫彼此分离,其中所述第二结合接垫经由所述第二通孔连接到所述第一金属线的第二端部;以及第三结合接垫,位于所述表面介电层中,其中所述第三结合接垫经由第三通孔连接到所述第二金属线。

    半导体封装
    84.
    发明公开

    公开(公告)号:CN109427716A

    公开(公告)日:2019-03-05

    申请号:CN201711039679.5

    申请日:2017-10-30

    Abstract: 本发明实施例提供一种半导体封装。所述半导体封装至少具有芯片及重布线层。所述重布线层设置在所述芯片上。所述重布线层包括接合部,所述接合部具有环绕所述芯片的第一接垫及第二接垫。所述第一接垫围绕所述芯片的位置排列且所述第二接垫排列在所述芯片的所述位置之上。位置更靠近所述芯片的所述第二接垫窄于位置更远离所述芯片的所述第一接垫。

    半导体封装件及其形成方法

    公开(公告)号:CN109309074A

    公开(公告)日:2019-02-05

    申请号:CN201810819830.5

    申请日:2018-07-24

    Abstract: 在实施例中,封装件包括第一封装结构,该第一封装结构包括第一管芯,该第一管芯具有第一有源侧和第一背侧,第一有源侧包括第一接合焊盘和第一绝缘层;第二管芯,该第二管芯接合至第一管芯,第二管芯具有第二有源侧和第二背侧,第二有源侧包括第二接合焊盘和第二绝缘层,第二管芯的第二有源侧面向第一管芯的第一有源侧,第二绝缘层通过电介质至电介质接合而接合至第一绝缘层;以及导电接合材料,该导电接合材料接合至第一接合焊盘和第二接合焊盘,导电接合材料的回流温低于第一和第二接合焊盘的回流温度。本发明实施例涉及半导体封装件及其形成方法。

    半导体封装件及其形成方法

    公开(公告)号:CN105374693B

    公开(公告)日:2019-01-18

    申请号:CN201410808031.X

    申请日:2014-12-22

    Abstract: 本发明的实施例包括半导体封装件及其形成方法。一个实施例为一种方法,包括:形成第一管芯封装件,第一管芯封装件包括第一管芯、第一电连接件和第一再分布层,第一再分布层连接至第一管芯和第一电连接件;在第一管芯封装件上方形成底部填充物;图案化底部填充物以具有露出第一电连接件的一部分的开口;以及利用接合结构将第二管芯封装件接合至第一管芯封装件,接合结构连接至底部填充物的开口中的第一电连接件。

    利用后通孔工艺的3D衬底上晶圆上芯片结构

    公开(公告)号:CN105097736B

    公开(公告)日:2018-12-07

    申请号:CN201510232485.1

    申请日:2015-05-08

    Abstract: 本发明公开了一种封装件,其包括设置在第一半导体衬底的第一侧上的第一重分布层(RDL)和设置在第二半导体衬底上的第二RDL,其中,第一RDL接合至第二RDL。第一导电元件设置在第一RDL和第二RDL中。第一通孔从一个或多个第一导电元件延伸穿过第一半导体衬底至与第一侧相对的第一半导体衬底的第二侧。第一间隔件插入在第一半导体衬底和第一通孔之间并且每个第一间隔件从相应的一个第一导电元件延伸穿过第一半导体衬底。本发明涉及利用后通孔工艺的3D衬底上晶圆上芯片结构。

    用于减小INFO封装件中接触不良的解决方案

    公开(公告)号:CN104900598B

    公开(公告)日:2018-09-14

    申请号:CN201410848148.0

    申请日:2014-12-31

    Abstract: 一种封装件包括第一封装件,第一封装件包括器件管芯、在其中模制器件管芯的模塑料、穿透模塑料的通孔、以及位于模塑料的相对两侧上的多条第一重分布线(RDL)和多条第二RDL。通孔将多条第一RDL中的一条电连接至多条第二RDL中的一条。封装件还包括接合至第一封装件的第二封装件、设置在第一封装件和第二封装件之间的间隙中的间隔件、以及位于间隔件的相对两侧上的第一电连接件和第二电连接件。第一电连接件和第二电连接件将第一封装件电连接至第二封装件。间隔件与第一电连接件和第二电连接件间隔开。本发明还涉及用于减小INFO封装件中接触不良的解决方案。

    伪金属帽和再分布线的路由设计

    公开(公告)号:CN108400122A

    公开(公告)日:2018-08-14

    申请号:CN201710482330.2

    申请日:2017-06-22

    Abstract: 一种封装件包括第一介电层,位于第一介电层上方且附接至第一介电层的器件管芯,有源贯通孔和伪贯通孔以及密封器件管芯、有源贯通孔和伪贯通孔的密封材料。封装件还包括位于器件管芯、有源贯通孔和伪贯通孔上方并与其接触的第二介电层。有源金属帽位于第二介电层上方并与第二介电层接触并电连接至有源贯通孔。有源金属帽与有源贯通孔重叠。伪金属帽位于第二介电层上方并接触第二介电层。伪金属帽与伪贯通孔重叠。通过间隙将伪金属帽分成第一部分和第二部分。再分布线穿过伪金属帽的第一部分和第二部分之间的间隙。本发明实施例涉及伪金属帽和再分布线的路由设计。

Patent Agency Ranking