公开(公告)号：CN1438544A

公开(公告)日：2003-08-27

申请号：CN03104780.7

申请日：2003-02-28

Applicant: 北京大学

Inventor： 张大成 ,  李婷 ,  邓珂 ,  田大宇 ,  李静 ,  王玮 ,  王兆江 ,  王阳元

IPC: G03F7/16 ,  G03F7/20 ,  G03F7/26 ,  H01L21/027

Abstract: 本发明涉及一种多层高深宽比硅台阶深刻蚀方法。在深刻蚀之前就将各次深刻蚀掩膜制备完成，每进行一次深刻蚀后去掉一层掩膜再进行下一次深刻蚀的多层深台阶刻蚀。不仅能够在硅片表面(X－Y二维平面)内做出不同的图形结构，在垂直于硅片表面的(Z轴)方向也能够实现可控的折线加工。是一种微硅结构的三维加工技术。突破了以往深刻蚀只能刻出垂直侧壁深槽的限制，实现垂直方向上的多层台阶结构。这项新技术将硅微机械结构加工从简单的平面图形立体化延伸推向了真正的三维立体化，为MEMS技术的发展提供了一种全新的加工手段。与现有的硅工艺完全兼容。可广泛应用于微电子机械技术领域。

公开(公告)号：CN119400754A

公开(公告)日：2025-02-07

申请号：CN202411584523.5

申请日：2024-11-07

Applicant: 北京大学

Inventor： 王玮

IPC: H01L21/768 ,  H01L23/48

Abstract: 本申请提供一种纳米硅通孔制备方法和芯片封装结构，涉及半导体技术领域，该方法包括：获取第一晶圆；通过刻蚀，在所述第一晶圆的第一表面上制备第一深孔；通过控制CVD化学气相沉积的沉积条件，利用介质层材料对所述第一深孔进行不完全填充，得到带有空腔的第二深孔；在所述第一表面上执行IC工艺，制备得到IC器件层；利用第一金属材料，在所述IC器件层的表面制备第一金属层，使所述第一金属层与所述IC器件层中的IC器件之间实现金属连接，且，所述第一金属层覆盖在所述第二深孔上；从所述第一晶圆的第二表面进行减薄，直至露出所述第二深孔的空腔；利用所述第一金属材料，填充所述第二深孔，得到纳米硅通孔结构。

公开(公告)号：CN119133066A

公开(公告)日：2024-12-13

申请号：CN202411248411.2

申请日：2024-09-06

Applicant: 北京大学

Inventor： 陈浪 ,  王玮

IPC: H01L21/683 ,  H01L21/67 ,  H01L21/56 ,  H01L23/29 ,  H01L23/31

Abstract: 本发明提供了一种柔性电子器件的加工方法、柔性电子器件，属于半导体器件技术领域，旨在使柔性电子器件能够适用于高厚度要求的场景，所述方法包括：提供衬底，在所述衬底的一侧表面制备临时键合层；将多个芯片固定于所述临时键合层背离所述衬底的一侧表面；其中，相邻两个所述芯片之间具有空隙；采用液态柔性高分子聚合物填充多个所述芯片中每两个相邻芯片之间的空隙，以实现多个所述芯片之间的柔性连接；对所述临时键合层进行解键合处理，以剥离所述衬底，得到所述柔性电子器件。

公开(公告)号：CN119069461A

公开(公告)日：2024-12-03

申请号：CN202410974555.X

申请日：2024-07-19

Applicant: 北京大学

Inventor： 王玮 ,  杨宇东 ,  张驰

IPC: H01L23/544 ,  H01L21/66

Abstract: 本申请提供一种用于混合键合微区应力的监测方法。该方法包括：提供两个基础芯片；分别在两个所述基础芯片的键合面上形成混合键合的金属介质结构；将所述金属介质结构中的金属结构制作成应力表征结构，得到两个目标基础芯片；将两个所述目标基础芯片进行混合键合，键合后监测应力表征结构的形变；根据所述应力表征结构的形变得到两个所述目标基础芯片混合键合微区的应力。本申请中，将用于混合键合的金属介质结构中的金属结构制作成了应力表征结构，在两目标芯片混合键合后，可以通过应力表征结构的形变来原位监测混合键合微区的应力，从而解决了混合键合微区应力难以原位在线监测的问题，可以实现混合键合微区应力变化的在线监测。

公开(公告)号：CN119008581A

公开(公告)日：2024-11-22

申请号：CN202411101622.3

申请日：2024-08-12

Applicant: 北京大学

Inventor： 陈浪 ,  汪琪 ,  王玮

IPC: H01L23/498 ,  H01L23/31 ,  H01L21/56 ,  H01L21/60

Abstract: 本申请提供一种基于硅基填埋扇出封装的双面器件及制备方法，涉及电子制造领域，包括功能区，以及设置在功能区至少一侧的连接区，双面器件包括：晶圆基底，晶圆基底在功能区内设置填埋槽；芯片，芯片设置在填埋槽内，芯片包括相对设置的第一表面和第二表面，第二表面与连接区的晶圆基底表面大致齐平；第一导电图案，第一导电图案设置在第一表面与填埋槽之间，并通过填埋槽的槽壁延伸至连接区；绝缘层，绝缘层设置在芯片背离晶圆基底的一侧，绝缘层内设置有第二导电图案，第二导电图案的一端与第二表面电连接，另一端延伸至连接区。本申请芯片的第二表面与连接区的晶圆基底表面大致齐平，缩短第二导电图案导电通路，提高芯片电性能，降低制造成本。

公开(公告)号：CN118969653A

公开(公告)日：2024-11-15

申请号：CN202410945124.0

申请日：2024-07-15

Applicant: 北京大学

Inventor： 王玮 ,  张驰 ,  杨宇东 ,  石上阳

IPC: H01L21/66

Abstract: 本申请提供一种用于混合键合微区应力表征的方法。该方法包括：提供两个基础芯片；分别在两个所述基础芯片的键合面上形成图形化的介质层，得到介质结构；在所述介质结构中形成含有应力表征物的金属结构，得到两个目标基础芯片；将两个所述目标基础芯片进行混合键合形成混合键合结构，观察该混合键合结构中应力表征物的形变；根据所述应力表征物的形变得到混合键合微区的应力。本申请中，在制作混合键合结构时将应力表征物制作在了其中，在两基础芯片混合键合后，可以通过应力表征物的形变来定量表征混合键合微区的应力，从而解决了混合键合微区应力难以准确定量表征的问题，可以实现混合键合微区应力变化的检测。

公开(公告)号：CN118931691A

公开(公告)日：2024-11-12

申请号：CN202411031888.5

申请日：2024-07-30

Applicant: 北京大学人民医院

Inventor： 王辉 ,  李博文 ,  王少峰 ,  申诗涛 ,  王若冰 ,  王瑞琦 ,  王玮

IPC: C12M1/00 ,  C12M1/34

Abstract: 本发明涉及生物医学技术领域，公开了一种用于细菌耐药进化的微流控芯片、系统及方法，该用于细菌耐药进化的微流控芯片包括基片和微通道结构，微通道结构包括浓度梯度分级模块和多组并联并呈矩阵排列的半开放微孔单元，浓度梯度分级模块包括多级微流道组，每级微流道组均包括多条混合流道，沿流体流向，每级微流道组较前一级微流道组均增加一条混合流道，最后一级微流道组的每个混合流道分别对应连接一组半开放微孔单元，每组半开放微孔单元包括多个半开放微孔，半开放微孔背离基片的一端具有敞口。本发明的微流控芯片在进行耐药进化筛选时，可同时生成一系列不同浓度梯度的抗生素组合，减少人工操作步骤，且可有效降低成本。

公开(公告)号：CN118315282B

公开(公告)日：2024-11-01

申请号：CN202410734128.4

申请日：2024-06-07

Applicant: 北京大学

Inventor： 杜建宇 ,  张驰 ,  陈浪 ,  王玮

IPC: H01L21/48 ,  H01L21/50 ,  H01L23/473 ,  H01L21/67

Abstract: 本申请提供了一种适用于半导体器件的填埋扇出式封装方法及装置，方法包括准备冷却基板和半导体器件；在冷却基板上按照第一预设参数刻蚀散热通道；基于散热通道的刻蚀终点，在冷却基板上按照第二预设参数刻蚀散热微通道，使散热微通道与散热通道连通；将半导体器件连接在冷却基板靠近散热微通道的一侧；在冷却基板刻蚀有散热通道的一侧贴装芯片粘贴膜；将带有半导体器件的冷却基板通过芯片粘贴膜填埋至转接板内，并使散热通道与外界连通。通过本申请提供的封装方法，解决了传统填埋扇出式封装中降低了芯片的可靠性及DAF贴装困难的问题。

公开(公告)号：CN113651290B

公开(公告)日：2024-09-17

申请号：CN202110769121.2

申请日：2021-07-07

Applicant: 北京大学

Inventor： 郑德印 ,  王玮

IPC: B81C1/00

Abstract: 本发明涉及一种硅基微纳结构的修饰方法，包括：提供具有微纳结构的重度掺杂硅衬底；对所述重度掺杂硅衬底进行电化学腐蚀，从而在所述微纳结构上形成多孔层；以及用碱性溶液进行清洗，从而去除所述多孔层。本发明方法只需通过一步电化学腐蚀工艺和一步碱性溶液清洗工艺即可完成。本发明方法通过精确控制电化学腐蚀工艺的过程参数，可以对已经成型的硅基微纳结构进行灵活修饰，弥补了常规微纳加工技术无法对微纳结构进行有效修饰的不足。本发明方法为功能表面的制备提供了新的思路，即通过对已经成型的硅基微纳结构进行灵活修饰来制备具有更优性能或者特殊性能的功能表面。

公开(公告)号：CN118458689A

公开(公告)日：2024-08-09

申请号：CN202410910282.2

申请日：2024-07-09

Applicant: 北京大学

Inventor： 张盼 ,  徐涵 ,  李沛玥 ,  王玮 ,  朱春燕

IPC: B81C1/00 ,  B82Y15/00 ,  B82Y30/00 ,  B82Y40/00 ,  G01N21/65

Abstract: 本申请提供一种用于拉曼成像的纳米柱阵列衬底及其制备方法、检测芯片，涉及生物分子检测技术领域，包括：提供晶圆基底；在晶圆基底的一侧形成原始功能层；在原始功能层背离晶圆基底的一侧形成沿行方向间隔排布的多个第一掩膜图案；基于第一掩膜图案，形成多个第二掩膜图案；去除第一掩膜图案，以第二掩膜图案为掩膜对原始功能层进行第一刻蚀处理，形成沿行方向间隔排布的多个原始功能结构；对原始功能结构进行第二刻蚀处理，形成纳米柱阵列衬底。本申请两次刻蚀处理形成目标功能结构，可以提升光刻形成的目标功能结构的精度，从而通过低精度光刻技术实现高精度的纳米柱阵列衬底的制备，提升纳米柱阵列衬底的制备效率，降低制备成本。