-
公开(公告)号：CN105633084A
公开(公告)日：2016-06-01
申请号：CN201511018026.X
申请日：2015-12-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/092 , H01L29/06 , H01L21/762 , H01L21/8238
CPC classification number: H01L27/092 , H01L21/76251 , H01L21/823878 , H01L29/0649
Abstract: 本发明提供一种基于绝缘体岛上硅衬底的CMOS器件结构及制备方法，该CMOS器件结构包括：绝缘体岛上硅衬底，所述绝缘体岛上硅衬底包括底层硅、绝缘层以及顶层硅，且所述绝缘层对应于制备晶体管沟道的位置具有贯穿所述顶层硅及底层硅之间的凹槽；CMOS器件，制作于所述绝缘体岛上硅衬底上，且所述CMOS器件的沟道制作于与所述凹槽对应的顶层硅中。本发明在绝缘体岛上硅衬底上制作CMOS器件，所述绝缘体岛上硅衬底的绝缘层对应于制备晶体管沟道的位置具有贯穿所述顶层硅及底层硅之间的凹槽，以在CMOS器件体区下方设置空洞，可以大大增加后续制备CMOS器件的可靠性。本发明结构及方法简单，可有效提高器件的可靠性，在半导体制造领域具有广泛的应用前景。
-
公开(公告)号：CN105428358A
公开(公告)日：2016-03-23
申请号：CN201511018014.7
申请日：2015-12-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/04 , H01L27/088 , H01L21/8238
CPC classification number: H01L27/04 , H01L21/8238 , H01L27/088
Abstract: 本发明提供一种基于图形化绝缘体上硅衬底的CMOS器件结构及制备方法，包括：图形化绝缘体上硅衬底，所述图形化绝缘体上硅衬底包括底层硅、绝缘层以及顶层硅，且所述绝缘层对应于制备晶体管沟道的位置形成有凹槽，所述凹槽与底层硅之间保留有部分的绝缘层；CMOS器件，制作于所述图形化绝缘体上硅衬底上，且所述CMOS器件的沟道制作于与所述凹槽对应的顶层硅中。本发明在图形化绝缘体上硅衬底上制作CMOS器件，所述图形化绝缘体上硅衬底的绝缘层对应于制备晶体管沟道的位置形成有凹槽，所述凹槽与底层硅之间保留有部分的绝缘层，以在CMOS器件体区下方设置空洞，可以大大增加后续制备CMOS器件的可靠性。
-
公开(公告)号：CN105390495A
公开(公告)日：2016-03-09
申请号：CN201511017174.X
申请日：2015-12-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/06 , H01L21/8238
CPC classification number: H01L27/0922 , H01L21/8238
Abstract: 本发明提供一种基于绝缘体岛上硅衬底的CMOS器件结构及制备方法，该CMOS器件结构包括：绝缘体岛上硅衬底，所述绝缘体岛上硅衬底包括底层硅、绝缘层以及顶层硅，且所述绝缘层对应于制备晶体管栅极的位置具有贯穿所述顶层硅及底层硅之间或底部保留有部分绝缘层的凹槽；CMOS器件，制作于所述绝缘体岛上硅衬底上，且所述CMOS器件的沟道两侧制作于与所述凹槽对应的顶层硅中。本发明在绝缘体岛上硅衬底上制作CMOS器件，所述绝缘体岛上硅衬底的绝缘层对应于制备晶体管沟道两侧的位置具有贯穿所述顶层硅及底层硅之间或底部保留有部分绝缘层的凹槽，以在CMOS器件体区下方设置空洞或挖空区域，可以大大增加后续制备CMOS器件的可靠性。
-
公开(公告)号：CN103560152B
公开(公告)日：2016-02-17
申请号：CN201310573840.2
申请日：2013-11-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明提供一种垂直结构的隧穿场效应晶体管及其制备方法，所述制备方法至少包括步骤：提供一SGOI衬底，包括埋氧层和P型重掺杂SiGe；在所述P型重掺杂SiGe依次沉积形成硅层和N型重掺杂SiGe；利用光刻和刻蚀技术刻蚀所述N型重掺杂SiGe，在所述硅层一侧表面形成漏极；刻蚀所述硅层形成具有纳米线或纳米棒结构的沟道；利用化学腐蚀工艺去除所述沟道下部分P型重掺杂SiGe，使所述沟道悬空，与所述漏极处于相对的另一侧的P型重掺杂SiGe定义为源极，所述漏极、沟道和源极构成垂直结构。本发明提供的垂直结构的隧穿场效应晶体管中漏极、沟道和源极为垂直结构，可以增大隧穿面积，提高器件的驱动电流。另外，形成的悬空的沟道可以进一步抑制器件的漏电流。
-
公开(公告)号：CN103558254B
公开(公告)日：2015-09-16
申请号：CN201310573864.8
申请日：2013-11-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01N27/00 , G01N27/414 , H01L21/336 , H01L29/10 , H01L29/08 , H01L29/78
Abstract: 本发明提供一种基于垂直结构隧穿场效应晶体管的生物传感器及其制备方法，所述制备方法至少包括以下步骤：步骤一、制备垂直结构的隧穿场效应晶体管作为转换器，所述隧穿场效应晶体管中的沟道悬空，所述沟道与源极、漏极形成垂直结构；步骤二、采用表面修饰剂对所述沟道表面进行表面活化修饰。本发明提供的生物传感器由于作为转换器的隧穿场效应晶体管中的源极、沟道和漏极采用了垂直结构，且沟道为悬空结构，使器件的亚阈斜率更加陡峭，因此，器件对沟道表面电荷的变化感应也更加的灵敏，从而提高生物传感器的工作性能。
-
Patent Agency Ranking
公开(公告)号：CN103560153A
公开(公告)日：2014-02-05
申请号：CN201310574824.5
申请日：2013-11-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336 , H01L29/06
CPC classification number: H01L29/7391 , H01L29/423 , H01L29/66356
Abstract: 本发明提供一种隧穿场效应晶体管及其制备方法，所述制备方法至少包括步骤：提供一具有顶层硅、埋氧层和底层硅的SOI衬底，在所述顶层硅两侧进行离子注入分别形成源极和漏极；在所述SOI衬底表面自下而上依次形成本征硅层、栅介质层和栅极层；利用光刻和刻蚀技术刻蚀所述本征硅层、栅介质层和栅极层形成堆叠结构，所述堆叠结构与所述源极部分交叠、与所述漏极在水平方向上具有一预设距离。本发明利用所述堆叠结构与源极的交叠，可以增大隧穿面积，进而增大驱动电流；另外，所述堆叠结构与所述漏极在水平方向上具有一预设距离，通过该预设距离可以抑制隧穿场效应晶体管中的双极性效应，降低亚阈电流。
-
公开(公告)号：CN103558254A
公开(公告)日：2014-02-05
申请号：CN201310573864.8
申请日：2013-11-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01N27/00 , G01N27/414 , H01L21/336 , H01L29/10 , H01L29/08 , H01L29/78
Abstract: 本发明提供一种基于垂直结构隧穿场效应晶体管的生物传感器及其制备方法，所述制备方法至少包括以下步骤：步骤一、制备垂直结构的隧穿场效应晶体管作为转换器，所述隧穿场效应晶体管中的沟道悬空，所述沟道与源极、漏极形成垂直结构；步骤二、采用表面修饰剂对所述沟道表面进行表面活化修饰。本发明提供的生物传感器由于作为转换器的隧穿场效应晶体管中的源极、沟道和漏极采用了垂直结构，且沟道为悬空结构，使器件的亚阈斜率更加陡峭，因此，器件对沟道表面电荷的变化感应也更加的灵敏，从而提高生物传感器的工作性能。
-
公开(公告)号：CN103137565A
公开(公告)日：2013-06-05
申请号：CN201110384236.6
申请日：2011-11-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/8249 , H01L29/06
Abstract: 本发明提供一种图形化绝缘体上Si/CoSi2衬底材料及其制备方法，通过抬离（lift-on）技术制作图形化的金属Co层，然后使Co层与Si衬底两次反应生成CoSi2，并通过智能剥离工艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间的部分区域插入一层金属硅化物CoSi2，以代替常规SOI双极晶体管中的集电区重掺杂埋层，未插入CoSi2的区域用以制造MOS器件，从而达到减小顶层硅厚度、简化工艺等目的。本发明的工艺简单，适用于大规模的工业生产。
-
公开(公告)号：CN103137546A
公开(公告)日：2013-06-05
申请号：CN201110384180.4
申请日：2011-11-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/768 , H01L21/8248
Abstract: 本发明提供一种图形化全耗尽绝缘体上Si/NiSi2衬底材料及其制备方法，通过抬离（lift-on）技术制作图形化的金属Ni层，通过退火工艺使Ni层与Si衬底反应生成NiSi2，通过刻蚀工艺控制不同区域的顶层硅厚度，以合理选择用于制备双极电路和用于制备CMOS电路的顶层硅厚度。最后通过智能剥离工艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间的部分区域插入一层金属硅化物NiSi2，代替常规SOI双极晶体管中的集电区重掺杂埋层，未插入NiSi2的区域用以制造MOS器件，从而达到减少双极电路所需的顶层硅厚度、简化工艺等目的。本发明的工艺简单，适用于大规模的工业生产。
-
-
-
-
-
-
-
-
-
Search Results
165
records
(took 0.055 seconds)
