-
公开(公告)号：CN102497200B
公开(公告)日：2015-04-15
申请号：CN201110415833.0
申请日：2011-12-13
Applicant: 东南大学
IPC: H03K21/40
Abstract: 本发明公开了一种时钟信号丢失检测电路及方法，电路包括分频模块、计数模块、移位模块、比较模块和检测模块。方法用低频时钟检测高频时钟，实现过程分为五个部分：分频部分、计数部分、移位部分、比较部分、检测部分。本发明提供的时钟信号丢失检测电路及方法通过检测时钟信号是否丢失，以保证集成电路系统能够正常操作，节省逻辑资源，提高集成电路系统的整体性能。并且在IP模块复用的专用集成电路设计中提供一种通用的解决方法，缩短产品研制时间，同时降低设计成本。
-
公开(公告)号：CN102509036B
公开(公告)日：2014-11-12
申请号：CN201110302279.5
申请日：2011-09-28
Applicant: 东南大学
IPC: G06F21/72
Abstract: 本发明公开了一种可重构密码处理器，包括可重构阵列、控制电路、功能配置单元和抗攻击配置单元，其中功能配置单元通过控制电路将可重构阵列配置为工作单元和闲置单元，抗攻击配置单元使所述闲置单元产生随机化的功耗。本发明还公开了一种利用可重构密码处理器实现的抗功耗攻击方法。本发明具有电路开销小，资源利用率高，灵活性高，抗攻击能力强，适用于多种密码算法，可扩展，可升级等特点，可用于信息安全和计算机体系结构相关领域，为设计高安全性、高灵活性、面积适中的密码处理器芯片提供新的解决方案。
-
-
公开(公告)号：CN103324774A
公开(公告)日：2013-09-25
申请号：CN201210589451.4
申请日：2012-12-29
Applicant: 东南大学
IPC: G06F17/50
Abstract: 本发明公开了一种基于时钟规划偏差算法的处理器性能优化方法，包括以下步骤：首先是布图规划阶段，根据SRM前、后级寄存器与多个SRM之间的路径联系，将SRAM归组。其次是布局阶段，进行时钟偏差规划，分为两个阶段：时钟树综合之前，根据SRAM与前、后级寄存器若干条路径的平均裕量来调节SRAM时钟延时，同时采取局部裕量借用算法来规划寄存器时钟偏差；时钟树综合之后，采取时钟树算法修正和工程变更两种方法来分别处理大量和少量时序违规；在后续阶段，为处理布线后的保持时间违规，用基于分布式多场景时序分析的、ECO命令和脚本相结合的修复方案。
-
公开(公告)号：CN103117720A
公开(公告)日：2013-05-22
申请号：CN201310015957.9
申请日：2013-01-16
Applicant: 东南大学
Abstract: 本发明公开了一种磁卡解码芯片中自适应控制增益的方法，该方法包括以下步骤：1）可控放大电路接收经过前级阻抗匹配的磁卡模拟信号，磁卡时钟零时，默认使用最大增益档位，将波形进行放大，输出给后级峰值检测电路；2）峰值检测电路检测到放大后的波形，若峰值超过高电压限值，则调低一级增益放大档位，若峰值低于低电压限值，则调高一级增益放大档位；3）后一个波形的放大采用上一波形调整好的增益档位，放大后再进行步骤2）中的峰值检测与档位调整；4）调整增益档位的同时调整后级的密勒电容值以适应电路协调工作。本发明可以实现磁卡读出的模拟信号的准确地转化为数字信号。
-
Patent Agency Ranking
公开(公告)号：CN102023299B
公开(公告)日：2012-11-28
申请号：CN201010529901.1
申请日：2010-11-03
Applicant: 东南大学
Abstract: 一种抑制多径的相关器方法，以Strobe相关器为基础，利用两组早迟码E2、E1、P、L1、L2构成相关器，由码环部分经过累加存储器后的输出结果，得到代入Strobe相关公式得到相关结果。其特征是将输入到模式鉴别器中，当则为同相多径，此时，在相关公式中增加一个修正因子项：来克服现有Strobe相关器对于短多径无能为力的缺点，而且提高了定位精度，尤其对于在城市环境中的GPS定位存在严重的多径干扰的情况有很大的意义。
-
公开(公告)号：CN102509036A
公开(公告)日：2012-06-20
申请号：CN201110302279.5
申请日：2011-09-28
Applicant: 东南大学
IPC: G06F21/00
Abstract: 本发明公开了一种可重构密码处理器，包括可重构阵列、控制电路、功能配置单元和抗攻击配置单元，其中功能配置单元通过控制电路将可重构阵列配置为工作单元和闲置单元，抗攻击配置单元使所述闲置单元产生随机化的功耗。本发明还公开了一种利用可重构密码处理器实现的抗功耗攻击方法。本发明具有电路开销小，资源利用率高，灵活性高，抗攻击能力强，适用于多种密码算法，可扩展，可升级等特点，可用于信息安全和计算机体系结构相关领域，为设计高安全性、高灵活性、面积适中的密码处理器芯片提供新的解决方案。
-
公开(公告)号：CN101635570B
公开(公告)日：2011-10-05
申请号：CN200910184796.X
申请日：2009-08-14
Applicant: 东南大学
Abstract: 本发明披露了一种可关闭的数控振荡器，设有奇数个可调延时模块首尾相连形成闭环，并设置与可调延时模块数量相同并一一对应的延时控制电压信号产生模块，每个可调延时模块的延时控制电压信号的输入端与对应的每个延时控制电压信号产生模块的延时控制电压信号输出端相连接，将各个可调延时模块开关信号输入端连接在一起为总开关信号，即构成完整的可关闭的数控振荡器，从电路上保证该数控振荡器频率和控制码之间是单调变化关系。此外，由于全数字锁相环广泛用于手持设备，设计一种可关闭的数控振荡器结构也是很有必要的，本发明数控振荡器非常容易被关闭以节省功耗。
-
公开(公告)号：CN101520672B
公开(公告)日：2011-02-09
申请号：CN200910030397.8
申请日：2009-03-20
Applicant: 东南大学
Abstract: 本发明公开了一种用于SATA的全数字扩频时钟发生器，属于扩频时钟领域。其结构包括相数转换器、数字环路滤波器、数控振荡器、多模分频器、Δ-∑调制器和地址产生电路，相数转换器包括鉴频/鉴相器和时数转换器，多模分频器包括S计数器、P计数器和4/5预分频器。本发明用于串行ATA发送器的1.5GHz全数字低抖动扩频时钟发生器是基于分频器调制方式进行设计，采用Δ-∑调制器改变全数字锁相环的反馈分频系数，达到对输出时钟的扩频调制，从而获得5000ppm的扩频时钟。本发明易于实现，面积小，与数字基带易于集成，对电源电压波动不敏感。
-
公开(公告)号：CN101605258A
公开(公告)日：2009-12-16
申请号：CN200910031328.9
申请日：2009-05-08
Applicant: 东南大学
Abstract: 一种加速视频解码的方法，系采用软、硬件协同解码的方式，首先使用软件解码程序进行MPEG4解码并统计各个模块占用CPU的资源，通过对解码算法和统计结果的分析，将MPEG4解码中运算比较集中、耗费CPU资源比较多、有通用性的部分，包括反离散余弦变换(IDCT)、可变长解码(VLC)、帧间块的反扫描、反量化和运动补偿改由用硬件模块完成并与设置的控制逻辑模块、下属模块(slave)、主模块(master)以及两块存储空间，以上硬件模块共同构成硬件加速器，使用性能较低的处理器(如ARM7TDMI)+硬件加速器，可完成至少CIF(352x288)分辨率视频文件的实时解码。
-
-
-
-
-
-
-
-
-
Search Results
102
records
(took 0.019 seconds)
