-
公开(公告)号:CN109412582B
公开(公告)日:2024-05-03
申请号:CN201811501451.8
申请日:2018-12-10
Applicant: 珠海一微半导体股份有限公司
Abstract: 本发明公开一种PWM信号采样检测电路、处理电路及芯片,所述处理电路包括PWM采样检测模块和PWM生成模块,所述PWM采样检测模块包括所述PWM信号采样检测电路;所述PWM信号采样检测电路捕获输入的待处理PWM信号PWM_IN和接收外部系统时钟生成器输出的高频时钟信号CLK_US,并输出基于待处理PWM信号的脉冲速度信号speed;所述PWM生成模块用于接收外部生成的采样时钟Clk,并输出基于采样时钟Clk的占空比可控的PWM输出信号PWM_OU。所述处理电路为外部电机系统提供高精度的脉冲速度信号和步长信号,并基于前述采样检测信号输出合适的PWM输出信号PWM_OUT以调节电机转速。
-
公开(公告)号:CN112511156B
公开(公告)日:2024-03-22
申请号:CN202011294821.2
申请日:2020-11-18
Applicant: 河南卓正电子科技有限公司 , 郑州轻工业大学
Inventor: 谢小品 , 申永鹏 , 于福星 , 王延峰 , 李信波 , 温胜涛 , 闫增伟 , 忽中奥 , 王继光 , 彭飞 , 王乾 , 李海林 , 杨小亮 , 刘普 , 胡智宏 , 郑竹风 , 王帅兵 , 孙嵩楠 , 武克轩
Abstract: 本发明属于属于智能仪表、智能设备领域,公开了一种脉冲计量及存储方法,包括步骤1:对高频脉冲进行累计,当发生脉冲上升沿或者下降沿时,对RAM中临时计量数据DT进行累计DT=DT+1;主控制器的定时中断按照预设间隔时间,执行同步计数CS和清零计数CC的累计,CS=CS+1,CC=CC+1;步骤2:判断清零计数CC是否等于清零周期PC,若相等,则累计计量数据DS=DS+DT、CC=0、DT=0;步骤3:判断同步计数CS是否等于设定周期PS,若相等,则进行RAM和EEPROM数据同步,同时CS=0;否则直接结束。本发明高可靠性脉冲计量及存储方法由实时性脉冲计量方法、物理层、应用层三重数据存储方法有机构成,共同确保了脉冲的实时计量及数据的高可靠存储。
-
公开(公告)号:CN115664411B
公开(公告)日:2024-02-09
申请号:CN202211411013.9
申请日:2022-11-11
Applicant: 华能山东石岛湾核电有限公司
IPC: H03K21/40
Abstract: 本发明提供一种用于高温气冷堆燃料循环计数器判断漏计的方法,包括如下步骤:在同一管路的第一位置和第二位置分别设置第一计数器和第二计数器;燃料元件在管路中移动时依次经过第一位置和第二位置,且燃料元件由第一位置移动至第二位置的时间形成预设时间段;在所述第一计数器计数后的预设时间段内,若所述第二计数器未计数,则发出所述第二计数器的漏计信号;在所述第二计数器计数时,检测所述第二计数器计数前的预设时间段内所述第一计数器是否计数,若所述第一计数器未计数,则发出所述第一计数器的漏计信号。本发明的一个技术效果在于,设计合理,能准确且有效地判断计数器是否漏计,便于后续快速对计数器进行校正,有效地节约校正时间。
-
公开(公告)号:CN116964941A
公开(公告)日:2023-10-27
申请号:CN202180095414.5
申请日:2021-03-11
Applicant: 西门子股份公司
Inventor: 杰弗里·豪 , 威廉·基思·布赖恩特 , 史蒂芬·帕菲特 , 史蒂芬·M·豪斯曼 , 托马斯·布莱恩·哈特利
IPC: H03K21/40
Abstract: 提供了一种功能安全计数器模块并且其包括输入电路、测试电路、包括第一硬件计数器的第一微控制器、第二硬件计数器、存储第一固件算法代码以执行计数器模式测试从而检测第一微控制器的短路或开路输入信号和/或计数能力故障的第一存储设备以及包括第三硬件计数器、第四硬件计数器、存储第二固件算法代码的第二存储设备的第二微控制器。第一和第二固件算法代码被配置为在计数器模式测试之后分别重新同步和恢复第一计数器或第二计数器,并且被配置为检测偏移并在重新同步过程期间进行调整以解决该偏移,使得为了成功地重新同步,取决于输入到四个硬件计数器的计数器信号的输入频率,使用两个单独的重新同步算法代码。
-
公开(公告)号:CN109995359B
公开(公告)日:2023-03-28
申请号:CN201910282713.4
申请日:2019-04-10
Applicant: 侯凤妹
Inventor: 侯凤妹
IPC: H03K21/40
Abstract: 本发明提供了一种边沿触发器亚稳态观测系统及其观测方法,包括:一种边沿触发器亚稳态观测系统,包括:脉冲信号源、延迟器A、延迟器B、触发器、NRZ/RZ变换器、误码测试单元和示波器;在触发器的D端和CP端分别接入了延迟器A和延迟器B,用示波器读出延迟器A和延迟器B的输入延迟间隔τ01。NRZ/RZ变换器设于触发器Q端和误码测试单元之间;用误码测试单元对触发器Q端脉冲上跳沿和CP端脉冲上升沿分别进行计数。本发明优点在于:该观测系统简单易行、可靠性高,对从事边沿触发器亚稳态特性研究的工程技术人员和教学人员具有重要的参考价值。
-
公开(公告)号:CN109525243B
公开(公告)日:2023-03-21
申请号:CN201811434619.8
申请日:2018-11-28
Applicant: 中国人民解放军国防科技大学
Abstract: 本发明公开一种具有抗辐照功能的分频器电路,包括三个以上的分频器单元以及一个投票器单元,各分频器单元的输出端分别与投票器单元的输入端连接,投票器单元的输出端反馈连接至各分频单元的输入端。本发明具有结构简单、成本低、具有抗辐照功能以及软错误率低等优点。
-
公开(公告)号:CN112769430B
公开(公告)日:2023-03-14
申请号:CN201911072877.0
申请日:2019-11-05
Applicant: 比亚迪半导体股份有限公司
Abstract: 本申请公开了一种信号沿检测延时电路、电器及信号沿检测延时装置,该信号沿检测延时电路包括顺次连接的沿触发单元、沿延时单元和波形处理单元,其中沿触发单元用于对输入数字信号的上升沿和下降沿分别触发以生成沿信号,沿延时单元用于对沿信号进行相同延时,而波形处理单元用于将经过延时的沿信号整合为新的数字信号并输出。本申请实施例将输入数字信号的上升沿和下降沿都统一处理为沿信号,再通过只有一路电流源的延时电路进行延时,避免了采用电流镜结构的两路电流源不一致而造成上下沿延时不同。
-
公开(公告)号:CN108134602B
公开(公告)日:2021-08-24
申请号:CN201711394391.X
申请日:2017-12-21
Applicant: 长鑫存储技术有限公司
Inventor: 赖荣钦
IPC: H03K21/40
Abstract: 本发明提出一种占空比校准电路,时间数字转换器用于接收时钟信号并对所述时钟信号的电平脉冲宽度进行计算;逻辑控制器用于接收所述时间数字转换器的计算结果;所述逻辑控制器根据所述计算结果生成第一校准码和第二校准码,并将生成的第一校准码和第二校准码发送至占空比校准单元;占空比校准单元用于接收所述时钟信号、所述第一校准码和所述第二校准码,并根据所述第一校准码和第二校准码校准所述时钟信号。通过采用时间数字转换器计算时钟信号的电平的脉冲宽度,然后通过逻辑控制器比较电平脉冲宽度与设定值的大小,然后再通过占空比校准单元一次性完成校准,提高了校准的效率。
-
公开(公告)号:CN110045592B
公开(公告)日:2021-02-19
申请号:CN201910413451.0
申请日:2019-05-17
Applicant: 湖北京邦科技有限公司
Abstract: 本申请实施例公开了时间校正方法、装置、系统及计算机存储介质,该方法包括:剔除所获取的第一计数集合中的符合第一预设条件的第一计数,并且剔除第二计数集合中的与所剔除的第一计数对应的第二计数,其中,第一计数和第二计数分别是TDC产生的粗计数和细计数中的一种和另一种;当所剔除的第二计数不符合第二预设条件时,剔除第二计数集合中的符合第二预设条件的第二计数;根据第一计数集合中剩余的第一计数计算第一时间单位;根据第二计数集合中剩余的第二计数计算第二时间单位;利用所得到的第一时间单位和第二时间单位对这两个触发信号的时间差进行校正。通过利用本申请实施例提供的技术方案可以提高TDC的时间测量结果的准确性。
-
公开(公告)号:CN112101508A
公开(公告)日:2020-12-18
申请号:CN202010875581.9
申请日:2020-08-27
Applicant: 深圳市显控科技股份有限公司
Abstract: 本发明公开了一种脉冲发送方法、装置、电子设备及存储介质,涉及脉冲控制技术领域。方法包括:发送本段脉冲信号;在本段脉冲信号与下段脉冲信号的间隔时段发送过渡段脉冲信号;过渡段脉冲信号包括第一数量的脉冲,间隔时段用于计算下段脉冲信号以得到下段脉冲信号的脉冲数量,记为第二数量;发送包括第三数量的脉冲的下段脉冲信号,第三数量等于第二数量减去第一数量。本发明通过在本段脉冲信号与下段脉冲信号的间隔时段发送过渡段脉冲信号,即在多段脉冲切换时,不停止脉冲发送,而是在中间计算完成后,在下段脉冲发送时减去中间计算时间内发送的脉冲数,既确保了脉冲连续发送,不会损坏设备,也避免了由于脉冲的停止对设备驱动的影响。
-
-
-
-
-
-
-
-
-