公开(公告)号：CN108134602B

公开(公告)日：2021-08-24

申请号：CN201711394391.X

申请日：2017-12-21

Applicant: 长鑫存储技术有限公司

Inventor： 赖荣钦

IPC: H03K21/40

Abstract: 本发明提出一种占空比校准电路，时间数字转换器用于接收时钟信号并对所述时钟信号的电平脉冲宽度进行计算；逻辑控制器用于接收所述时间数字转换器的计算结果；所述逻辑控制器根据所述计算结果生成第一校准码和第二校准码，并将生成的第一校准码和第二校准码发送至占空比校准单元；占空比校准单元用于接收所述时钟信号、所述第一校准码和所述第二校准码，并根据所述第一校准码和第二校准码校准所述时钟信号。通过采用时间数字转换器计算时钟信号的电平的脉冲宽度，然后通过逻辑控制器比较电平脉冲宽度与设定值的大小，然后再通过占空比校准单元一次性完成校准，提高了校准的效率。

公开(公告)号：CN107634732B

公开(公告)日：2023-10-20

申请号：CN201711080150.8

申请日：2017-11-06

Applicant: 长鑫存储技术有限公司

Inventor： 赖荣钦

IPC: H03G3/30

Abstract: 本发明公开了一种时间放大器，通过将藕接于时间放大器中的闩锁器的输出端的电容变为可调电容，通过控制器控制可调电容的电容值的相对大小，最终使得时间放大器的增益可调，进而提高延迟锁相环的时间检测测量精准度。具体的，藕接于第一闩锁器输出端的第一电容的电容值大于第二电容的电容值，或藕接于第二闩锁器输出端的第三电容的电容值大于述第四电容的电容值时，时间放大器的放大增益减小，藕接于第一闩锁器输出端的第一电容的电容值小于第二电容的电容值，或藕接于第二闩锁器输出端的第三电容的电容值小于第四电容的电容值时，时间放大器的放大增益减小。本发明还公开一种半导体存储器，具有上述技术效果。

公开(公告)号：CN107705820B

公开(公告)日：2024-03-26

申请号：CN201711108202.8

申请日：2017-11-08

Applicant: 长鑫存储技术有限公司

Inventor： 赖荣钦

IPC: G11C29/56

Abstract: 本发明提供了一种测试模式复用器，用于存储芯片，包括测试模式开关和正常工作开关，通过测试模式开关和正常工作开关之间的路径切换，控制测试模式开关打开时，输入测试信号至内部电路进行测试，测试完成后，控制正常工作开关打开时，输入正常工作信号至内部电路进行运行，保证了在正常工作时，对内部电路的保护，避免输入的信号对内部电路造成损坏，同时，正常运行的路径并不受测试路径的影响。本发明还提供了一种存储芯片，具有上述技术效果。

公开(公告)号：CN107659308B

公开(公告)日：2023-10-20

申请号：CN201711107144.7

申请日：2017-11-10

Applicant: 长鑫存储技术有限公司

Inventor： 赖荣钦

IPC: H03L7/099 ,  H03L7/085 ,  H03K5/135 ,  G04F10/00

Abstract: 本发明的一个方面提供一种数字控制振荡器，通过在延迟电路的负载线上连接一个或多个负载块单元并使负载块在控制代码的控制下影响延迟电路的负载容量，进而影响数字控制振荡器的延迟时间或分辨率。本发明的数字控制振荡器的负载块单元包括至少一个第一与非门，所述第一与非门的负载引脚连接所述延迟电路的负载线，所述第一与非门的控制引脚输入控制代码来控制延迟时间。通过本发明的数字控制振荡器，能够通过控制代码灵活地改变控制控制振荡器的延迟时间。本发明的另一方面提供一种时间数字转换器。

公开(公告)号：CN107659280B

公开(公告)日：2023-10-20

申请号：CN201711125182.5

申请日：2017-11-14

Applicant: 长鑫存储技术有限公司

Inventor： 赖荣钦

IPC: H03G3/30

Abstract: 本发明提供了一种时间放大器，在时间放大器中嵌入至少一个D触发器，若第一时间脉冲经延迟预定时间间隔到达第一D触发器的时间点与第二时间脉冲到达第一D触发器的时间点不同，第一D触发器输出的逻辑信号控制调节第二电容的电容值小于第一电容的电容值，使得时间放大器的放大增益减小；或者第一D触发器输出的逻辑信号控制调节第一电容的电容值小于第二电容的电容值，使得时间放大器的放大增益增大，实现了时间放大器的增益可调的目的。本发明还提供了一种半导体存储器，具有上述技术效果。